近幾十年來,基于二值邏輯理論的VLSI電路技術(shù)獲得了驚人的發(fā)展。雖然按比例縮小理論在增強器件性能方面取得很大成功,但隨著單片集成度不斷提高,器件尺寸的不斷縮小,電路的功耗、互連線、散熱以及在材料特性、小尺寸器件的性能以及VLSI電路和系統(tǒng)的設(shè)計等方面相當多的嚴重問題也陸續(xù)暴露出來,許多因素使得集成電路的性能逐漸趨于材料固有特性的極限而不再得到明顯的改善。為了繼續(xù)保持集成效率不斷提高的趨勢,并開發(fā)現(xiàn)有工藝加工設(shè)備的內(nèi)在潛力,必須在器件和電路的設(shè)計概念上有新的突破。多值邏輯理論和神經(jīng)MOS晶體管是解決這些問題的有效方法。 論文首先闡述了多值邏輯理論和神經(jīng)MOS管的基本概念。由于神經(jīng)MOS晶體管結(jié)構(gòu)的特殊性,提出了vMOS的一種等效電路模型;然后根據(jù)vMOS—DLC和C-vMOS源極跟隨電路的工作原理,提出了一種新型的vMOS多值組合邏輯電路結(jié)構(gòu),根據(jù)該結(jié)構(gòu)設(shè)計了一系列多值邏輯組合電路,并在此基礎(chǔ)上進一步詳細分析和討論了這種新型的電路結(jié)構(gòu);最后根據(jù)鐘控vMOS晶體管工作原理,提出了一種設(shè)計D鎖存器的新方法,并以此方法設(shè)計了多值主從型D觸發(fā)器和一個四位異步四進制加法計數(shù)器電路。本論文所...

【文章頁數(shù)】：77 頁

【學(xué)位級別】：碩士

【文章目錄】：
第一章 緒論
    1.1 研究的背景和動因
    1.2 多值邏輯理論的提出和研究意義
    1.3 多值 CMOS電路的研究現(xiàn)狀
    1.4 神經(jīng) MOS晶體管的提出
    1.5 論文的研究重點及章節(jié)安排
第二章 神經(jīng) MOS晶體管概述
    2.1 神經(jīng)MOS管的基本結(jié)構(gòu)和工作原理
        2.1.1 基本結(jié)構(gòu)
        2.1.2 工作原理
    2.2 神經(jīng) MOS管的模型建立
    2.3 神經(jīng) MOS管的基本應(yīng)用
        2.3.1 可變閾值電壓晶體管
        2.3.2 線性電阻
        2.3.3 vMOS反相器
        2.3.4 vMOS源極跟隨器及 D/A轉(zhuǎn)換器
    2.4 神經(jīng) MOS晶體管的特點、研究現(xiàn)狀和趨勢
        2.4.1 vMOS的主要特點
        2.4.2 vMOS的研究現(xiàn)狀
        2.4.3 vMOS的發(fā)展趨勢
    2.5 將vMOS用于多值邏輯電路設(shè)計的意義
第三章 基于vMOS管的多值邏輯電路設(shè)計原理
    3.1 文字(閉反相)運算(Down Literal Function)
    3.2 vMOS-DLC的實現(xiàn)
        3.2.1 電路結(jié)構(gòu)
        3.2.2 工作原理
        3.2.3 四值vMOS-DLC
        3.2.4 基本應(yīng)用
            1、四值vMOS文字電路
            2、四值vMOS-T門電路
    3.3 多值組合邏輯電路的設(shè)計原理
        3.3.1 互補型vMOS源極跟隨電路
        3.3.2 神經(jīng) MOS管 DLC-源極跟隨電路結(jié)構(gòu)的提出
第四章 多值組合邏輯電路設(shè)計
    4.1 多值 DLC-NOT電路的設(shè)計
    4.2 多值x(?)1電路的實現(xiàn)
    4.3 4-2編碼器的設(shè)計
    4.4 2-4譯碼器的設(shè)計
    4.5 本章小結(jié)
第五章 多值觸發(fā)器及時序邏輯電路設(shè)計
    5.1 鐘控神經(jīng) MOS管的工作原理
    5.2 基于鐘控vMOS管的多值D鎖存器的設(shè)計
    5.3 多值主從型D觸發(fā)器的設(shè)計
    5.4 四位異步四進制加法計數(shù)器電路的設(shè)計
    5.5 本章小結(jié)
第六章 結(jié)論與展望
參考文獻
附錄
    A.1 CMOS工藝參數(shù)
致謝



本文編號：3999179