發(fā)布時(shí)間：2024-07-11 00:56

　　信息技術(shù)和大規(guī)模集成電路的飛速發(fā)展,促使片上系統(tǒng)(System on Chip,So C)技術(shù)越來越受到人們的關(guān)注。在So C設(shè)計(jì)中,知識(shí)產(chǎn)權(quán)(Intellectual Property,IP)核的集成尤為重要。數(shù)字信號(hào)處理器(Digital Signal Processor,DSP)在各個(gè)領(lǐng)域的廣泛應(yīng)用,對(duì)DSP的性能提出了更高的要求。因此,研究高性能DSP IP核的設(shè)計(jì)、優(yōu)化與可復(fù)用性,有著十分重要的意義。FT-X DSP是一款高性能多核處理器,其數(shù)據(jù)位寬32位;每個(gè)核采用向量超長(zhǎng)指令字(VLIW)技術(shù),可以同時(shí)派發(fā)11條指令。本文依托其內(nèi)核FT-MT2的研究與開發(fā),主要完成了FT-MT2 IP核的總體設(shè)計(jì)優(yōu)化,并完成DSP關(guān)鍵運(yùn)算部件結(jié)構(gòu)優(yōu)化設(shè)計(jì),提出FT-MT2 IP核參數(shù)化設(shè)計(jì)方案并實(shí)現(xiàn)其關(guān)鍵部件的參數(shù)化設(shè)計(jì)。具體的研究?jī)?nèi)容和工作包括:1、分析FT-MT2 IP核的組成及各個(gè)部件功能特性,實(shí)現(xiàn)其總體設(shè)計(jì)。對(duì)DSP IP核的關(guān)鍵部件FMAC進(jìn)行設(shè)計(jì)優(yōu)化,實(shí)驗(yàn)結(jié)果表明其達(dá)到加快速度、縮小面積和降低功耗的優(yōu)化目的,完成對(duì)FT-MT2 IP核的時(shí)序優(yōu)化工作并對(duì)綜合結(jié)果做簡(jiǎn)要分析。2、...

【文章頁數(shù)】：76 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖5.5FMAC的模塊級(jí)驗(yàn)證波形圖

國防科學(xué)技術(shù)大學(xué)研究生院碩士學(xué)位論文assert“(spec.VFMAC_Dst=

圖5.6SM的模塊級(jí)驗(yàn)證波形圖

國防科學(xué)技術(shù)大學(xué)研究生院碩士學(xué)位論文assert“(spec.VFMAC_Dst=

圖5.7FMAC的單核系統(tǒng)級(jí)驗(yàn)證波形圖

據(jù)寫回是否能夠正確工作。本課題建立了基于IP核MT2_Top的驗(yàn)證平臺(tái)Core.v，包括BOOT、DATA、ASRAM和MT2_Top等模塊，原有測(cè)試激勵(lì)可直接運(yùn)行在該環(huán)境；但因?yàn)閰��?shù)化設(shè)計(jì)導(dǎo)致大部分模塊端口信號(hào)進(jìn)行了重新定義，各部件模塊內(nèi)關(guān)鍵信號(hào)的層次名產(chǎn)生了變....

圖5.8SM的單核系統(tǒng)級(jí)驗(yàn)證波形圖

圖5.8SM的單核系統(tǒng)級(jí)驗(yàn)證波形圖在單核驗(yàn)證環(huán)境下，由于需測(cè)試的數(shù)據(jù)量較大，通過檢測(cè)波形來驗(yàn)證功能正確性較復(fù)，所以在模擬仿真驗(yàn)證時(shí)保存輸出的結(jié)果，然后與C黃金模型生成的正確結(jié)果比較。如5.9為FMAC雙精度乘加操作的64000組測(cè)試激勵(lì)的結(jié)果比較，兩個(gè)設(shè)計(jì)的....

本文編號(hào)：4004998