發(fā)布時(shí)間：2020-12-12 09:12

　　鎖相環(huán)（PLL:Phase-lockedLoop）是實(shí)現(xiàn)數(shù)字信號(hào)同步的關(guān)鍵模塊,它利用反饋控制原理,使得輸出信號(hào)與輸入信號(hào)的相位、頻率之間,保持一定的關(guān)系。鎖相環(huán)技術(shù)被提出至今,在集成電路設(shè)計(jì)、無(wú)線通信等眾多領(lǐng)域內(nèi)都有著廣泛的應(yīng)用,且大量地運(yùn)用于數(shù)據(jù)時(shí)鐘恢復(fù)電路、頻率綜合電路等專(zhuān)用集成電路設(shè)計(jì)之中。近年來(lái),5G與物聯(lián)網(wǎng)一直引領(lǐng)著科技的浪潮,PLL的重要作用更加凸顯。新的應(yīng)用場(chǎng)景對(duì)PLL提出了新的要求。近十年的時(shí)間,全數(shù)字鎖相環(huán)（All Digital Phase-locked Loop,ADPLL）逐漸成為了鎖相環(huán)的后起之秀,其對(duì)高級(jí)數(shù)字信號(hào)處理技術(shù)的適配、對(duì)低電壓工藝的兼容以及對(duì)工藝遷移與升級(jí)的良好支持等優(yōu)點(diǎn),使其受到了業(yè)界的廣泛關(guān)注,發(fā)展迅猛。當(dāng)代無(wú)線通信對(duì)數(shù)據(jù)實(shí)時(shí)性要求嚴(yán)苛,使得快速鎖定成為了鎖相環(huán)領(lǐng)域研究的重要課題。本文研究并設(shè)計(jì)了一種能夠?qū)崿F(xiàn)快速鎖定的全數(shù)字鎖相環(huán)電路。為了實(shí)現(xiàn)快速鎖定,本文創(chuàng)新性提出了一種基于相域計(jì)算的全數(shù)字鎖相環(huán)鑒相算法及鎖定算法。其中,新鑒相算法的差分鑒相關(guān)系式由傳統(tǒng)算法推導(dǎo)而來(lái),鎖定算法則是通過(guò)進(jìn)一步的數(shù)學(xué)推導(dǎo)與結(jié)果分析,基于新的動(dòng)態(tài)的步長(zhǎng)調(diào)整策略提出... 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：91 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 研究背景與意義
    1.2 快速鎖定全數(shù)字鎖相環(huán)的發(fā)展以及研究現(xiàn)狀
    1.3 論文主要?jiǎng)?chuàng)新點(diǎn)
    1.4 論文組織結(jié)構(gòu)
第二章 快速鎖定全數(shù)字鎖相環(huán)及相關(guān)模塊概述
    2.1 傳統(tǒng)的基于相域的鑒相算法與鎖定算法概述
        2.1.1 理想歸一化瞬態(tài)相位的推導(dǎo)
        2.1.2 實(shí)際歸一化瞬態(tài)相位的推導(dǎo)
        2.1.3 差分鑒相關(guān)系式
        2.1.4 數(shù)控振蕩器的控制邏輯
        2.1.5 數(shù)控振蕩器控制碼字的調(diào)節(jié)步長(zhǎng)的選定策略
        2.1.6 Python行為級(jí)建模
    2.2 時(shí)間-數(shù)字轉(zhuǎn)換器的設(shè)計(jì)
        2.2.1 時(shí)間-數(shù)字轉(zhuǎn)換器的工作原理
        2.2.2 時(shí)間-數(shù)字轉(zhuǎn)換器的常見(jiàn)結(jié)構(gòu)
    2.3 數(shù)控振蕩器的設(shè)計(jì)
        2.3.1 振蕩器的基本原理
        2.3.2 振蕩器的常見(jiàn)結(jié)構(gòu)
    2.4 本章小結(jié)
第三章 快速鎖定全數(shù)字鎖相環(huán)的新型鑒相算法與鎖定算法
    3.1 傳統(tǒng)的基于相域的ADPLL可能面臨的問(wèn)題
    3.2 新型鑒相算法
    3.3 新型鎖定算法
        3.3.1 動(dòng)態(tài)調(diào)整步長(zhǎng)策略
        3.3.2 鎖相環(huán)連續(xù)工作時(shí)的加速策略
    3.4 新型鑒相、鎖定算法的總結(jié)及Python行為級(jí)建模
    3.5 新型鑒相、鎖定算法與傳統(tǒng)算法的對(duì)比
    3.6 新型鑒相、鎖定算法的誤差來(lái)源
    3.7 本章小結(jié)
第四章 快速鎖定全數(shù)字鎖相環(huán)的核心模塊設(shè)計(jì)與分析
    4.1 時(shí)間-數(shù)字轉(zhuǎn)換器的設(shè)計(jì)
        4.1.1 快速鎖定全數(shù)字鎖相環(huán)的時(shí)間-數(shù)字轉(zhuǎn)換器的誤差分析
        4.1.2 快速鎖定全數(shù)字鎖相環(huán)的時(shí)間-數(shù)字轉(zhuǎn)換器的電路結(jié)構(gòu)設(shè)計(jì)
    4.2 數(shù)控振蕩器的設(shè)計(jì)
        4.2.1 基本延遲單元的設(shè)計(jì)
        4.2.2 諧振環(huán)路設(shè)計(jì)
    4.3 本章小結(jié)
第五章 快速鎖定全數(shù)字鎖相環(huán)的設(shè)計(jì)實(shí)現(xiàn)
    5.1 整體結(jié)構(gòu)
    5.2 時(shí)間-數(shù)字轉(zhuǎn)換器的實(shí)現(xiàn)方案
    5.3 算法核心模塊
        5.3.1 外部激勵(lì)穩(wěn)定時(shí)的鎖定過(guò)程
        5.3.2 外部激勵(lì)變化時(shí)的鎖定過(guò)程
    5.4 數(shù)控振蕩器
        5.4.1 環(huán)形數(shù)控振蕩器的設(shè)計(jì)方法
        5.4.2 環(huán)形數(shù)控振蕩器的設(shè)計(jì)實(shí)現(xiàn)
    5.5 整體仿真及性能對(duì)比
    5.6 本章小結(jié)
第六章 總結(jié)與展望
    6.1 論文總結(jié)
    6.2 工作展望
參考文獻(xiàn)
致謝
攻讀碩士學(xué)位期間取得的成果


【參考文獻(xiàn)】：
期刊論文
[1]A fast-locking bang-bang phase-locked loop with adaptive loop gain controller[J]. Jincheng Yang,Zhao Zhang,Nan Qi,Liyuan Liu,Jian Liu,Nanjian Wu.  Journal of Semiconductors. 2018(12)
[2]基于FPGA的TDC設(shè)計(jì)及非線性校正[J]. 金博存,楊瑞強(qiáng).  真空與低溫. 2018(05)
[3]一種帶有亞穩(wěn)態(tài)消除電路的TDC設(shè)計(jì)方案[J]. 尤帥,艾國(guó)潤(rùn),劉俐宏,楊赟秀,袁菲,甄少偉,賀雅娟,羅萍.  電子器件. 2016(06)
[4]基于TDC-GP2的時(shí)間間隔測(cè)量模塊研究[J]. 馬小燕.  機(jī)電信息. 2012(36)
[5]低電壓環(huán)形振蕩器設(shè)計(jì)[J]. 江金光,李天望.  通信學(xué)報(bào). 2007(06)

碩士論文
[1]基于FPGA的高效率時(shí)間數(shù)字轉(zhuǎn)換器設(shè)計(jì)[D]. 王建利.杭州電子科技大學(xué) 2019
[2]基于DLL的多級(jí)內(nèi)插時(shí)間數(shù)字轉(zhuǎn)換器的仿真設(shè)計(jì)[D]. 葉棪.中國(guó)科學(xué)技術(shù)大學(xué) 2018
[3]高頻CMOS數(shù)字鎖相環(huán)關(guān)鍵技術(shù)研究[D]. 張攀.西安電子科技大學(xué) 2018
[4]全數(shù)字可綜合低功耗時(shí)鐘生成器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 周百柯.電子科技大學(xué) 2018
[5]高分辨率時(shí)間數(shù)字轉(zhuǎn)換器的研究與設(shè)計(jì)[D]. 葉巧.哈爾濱工業(yè)大學(xué) 2017
[6]面向綜合的數(shù)控振蕩器與全數(shù)字鎖相環(huán)研究與設(shè)計(jì)[D]. 代睿.西安電子科技大學(xué) 2017
[7]皮秒分辨率的FPGA-TDC技術(shù)研究[D]. 張敏.西安電子科技大學(xué) 2013
[8]1.244GHz、0.25mm CMOS工藝可變分頻比鎖相環(huán)倍頻器設(shè)計(jì)[D]. 陳紅林.東南大學(xué) 2004



本文編號(hào)：2912260