發(fā)布時間：2024-06-03 01:11

　　隨著數(shù)字系統(tǒng)工作頻率的提高,我們需要更加快速和準(zhǔn)確的觀測。為了更好的對數(shù)字電路進行測試分析,作為數(shù)據(jù)域測試儀器,邏輯分析儀的定時分析速率迫切需要大幅提升。分析速率變得更加精細的同時,邏輯分析儀多通道間的同步問題顯得尤為突出,尤其是在對高速數(shù)字電路進行數(shù)據(jù)分析時,邏輯分析儀通道間同步性能的高低將直接影響到測試和分析結(jié)果。從高性能邏輯分析儀定時分析模塊的研制出發(fā),本文將研究重點分為邏輯分析儀20GS/s定時分析和多通道間的同步。研究和討論了16通道20GS/s定時分析模塊的硬件總體方案,并根據(jù)方案完成20GS/s定時分析電路的設(shè)計,16通道同步設(shè)計。本文主要內(nèi)容如下:(1)分析移位采樣、樹形采樣、多相采樣三種高速數(shù)字信號采樣技術(shù),確定基于FPGA高速接收機端口的數(shù)字信號20GS/s定時采樣方案,進而實現(xiàn)20GS/s定時采樣電路設(shè)計。(2)運用采樣時鐘產(chǎn)生技術(shù)、高精度時鐘延時技術(shù)、數(shù)字邏輯電平匹配技術(shù)等關(guān)鍵技術(shù),實現(xiàn)了20GS/s定時分析時鐘電路、通道數(shù)字信號電平匹配及扇出電路的設(shè)計。采用FPGA時序邏輯電路為主+組合邏輯電路為輔的方式,完成高速信號觸發(fā)識別、觸發(fā)位置判斷電路的設(shè)計。同時結(jié)合...

【文章頁數(shù)】：79 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖2-1多通道20GS/s定時分析整體方案框圖

如圖中所示20GS/s定時分析分為通道部分、時鐘部分、采樣部分和存儲部分，其中采樣部分和時鐘部分是實現(xiàn)20GS/s定時分析的關(guān)鍵環(huán)節(jié)道同步則對應(yīng)于20GS/s定時分析分為通道一致、時鐘同步、采樣同步、觸，各個同步環(huán)節(jié)均對多通道同步至關(guān)重要。

圖2-2高速數(shù)字信號1:4移位采樣原理示意圖

圖2-2為高速數(shù)字信號1：4移位采樣輸入信號，REF_CLK為采樣時鐘，串行輸入的數(shù)用下，先后經(jīng)過4個D觸發(fā)器DFF3、DFF2、DFF成一次更新，接著在采樣時鐘的4分頻時鐘作用數(shù)據(jù)串并轉(zhuǎn)換。

圖2-3高速數(shù)字信號1:8樹形采樣原理示意圖

圖2-3高速數(shù)字信號1:8樹形采樣原理示意圖數(shù)字信號采樣技術(shù)已經(jīng)成為多種高性能數(shù)字信號專用采樣芯片不能利用單片數(shù)字采樣芯片直接達到20GS/s的采樣，但其中不

圖2-5高速數(shù)字信號1:4多相采樣原理示意圖

圖2-5高速數(shù)字信號1:4多相采樣原理示意圖通過分析高速數(shù)據(jù)收發(fā)技術(shù)的實現(xiàn)原理，其對數(shù)據(jù)的接收實際上由FPGA高精度的時鐘分相采樣來實現(xiàn)的，即采用分相采樣的原理。而相關(guān)參考時鐘

本文編號：3987948