中国韩国日本在线观看免费,A级尤物一区,日韩精品一二三区无码,欧美日韩少妇色

當前位置:主頁 > 科技論文 > 電子信息論文 >

高性能芯片時鐘樹的物理設(shè)計與實現(xiàn)

發(fā)布時間:2021-08-07 14:33
  隨著半導體器件特征尺寸的減小,尤其是到納米階段,芯片的物理設(shè)計面臨時序收斂、低功耗、可制造性等很多巨大挑戰(zhàn)。時鐘設(shè)計與綜合是影響時序收斂的關(guān)鍵。本文分析了目前集成電路中時鐘設(shè)計的背景,并介紹了時鐘樹綜合的相關(guān)理論知識和數(shù)字物理后端設(shè)計的參考流程。結(jié)合經(jīng)常被使用的幾種時鐘網(wǎng)絡(luò)的結(jié)構(gòu),研究了一種混合時鐘設(shè)計的方法。這種方法是包括了底層的local tree和頂層的top tree兩部分,頂層的top tree通過H-tree來驅(qū)動mesh網(wǎng)絡(luò),這種方法可以很大程度的平衡時鐘的偏差,底部local tree的設(shè)計采用聚類的思想,這樣使時鐘路徑保持相對接近,這兩種設(shè)計都可以有效的減小時鐘偏差,同時能夠減小OCV對時鐘的影響。最后在40nm工藝下,實現(xiàn)了這種時鐘結(jié)構(gòu),很大程度的減小了時鐘偏差和OCV對整個電路的影響,論文中介紹了整個設(shè)計的思想和算法,并詳細分析了實現(xiàn)流程步驟。結(jié)果表明,使用這種時鐘結(jié)構(gòu),能夠有效的減小時鐘偏差和OCV對設(shè)計的影響,將時鐘偏差控制在50ps以內(nèi),體現(xiàn)這種時鐘結(jié)構(gòu)的優(yōu)越性。
【學位授予單位】:大連理工大學
【學位級別】:碩士
【學位授予年份】:2015
【分類號】:TN402
文章目錄
摘要
Abstract
引言
1 緒論
    1.1 課題的意義和研究現(xiàn)狀
    1.2 后端物理設(shè)計介紹
    1.3 時鐘網(wǎng)絡(luò)的重要性
    1.4 本文的主要內(nèi)容及結(jié)構(gòu)
2 時鐘網(wǎng)絡(luò)的理論分析
    2.1 芯片中時鐘的概念
        2.1.1 數(shù)據(jù)路徑
        2.1.2 時鐘延遲
        2.1.3 時鐘偏移
        2.1.4 過渡時間
    2.2 時鐘網(wǎng)絡(luò)的頂層分析
        2.2.1 H型結(jié)構(gòu)
        2.2.2 X-H型結(jié)構(gòu)
        2.2.3 網(wǎng)格型時鐘結(jié)構(gòu)
    2.3 時鐘網(wǎng)絡(luò)中低功耗的設(shè)計
    2.4 本章小結(jié)
3 常規(guī)時鐘設(shè)計方法
    3.1 準備工作
    3.2 時鐘樹的綜合
    3.3 時鐘樹結(jié)果簡析
4 時鐘網(wǎng)絡(luò)的實現(xiàn)
    4.1 local tree的實現(xiàn)
        4.1.1 新的單元庫的建立
        4.1.2 綜合
        4.1.3 floorplan的實現(xiàn)
        4.1.4 placement的實現(xiàn)
        4.1.5 CTS的實現(xiàn)
    4.2 頂層網(wǎng)絡(luò)的算法和實現(xiàn)
        4.2.1 Clock mesh的搭建
        4.2.2 Pre mesh tree的搭建
5 結(jié)果分析
    5.1 實驗環(huán)境
    5.2 實驗結(jié)果分析
    5.3 時鐘偏差分析
結(jié)論
參考文獻
致謝

【相似文獻】

相關(guān)期刊論文 前10

1 林曉;于忠臣;;時鐘樹綜合中的有效時鐘偏移[J];電子元器件應(yīng)用;2010年12期

2 林曉;于忠臣;;時鐘樹綜合中的有效時鐘偏移[J];空間電子技術(shù);2011年01期

3 柯烈金;吳秀龍;徐太龍;;時鐘樹性能的研究及改進方法[J];電腦知識與技術(shù);2011年16期

4 李芝燕,嚴曉浪;高速多級時鐘網(wǎng)布線[J];半導體學報;2000年03期

5 鄧博仁,王金城,金西;基于深亞微米下時鐘樹算法優(yōu)化的研究[J];半導體技術(shù);2005年10期

6 江立強,陳朝陽,沈緒榜,鄭兆青;一種有效的多時鐘網(wǎng)絡(luò)時鐘樹綜合方案[J];計算機與數(shù)字工程;2005年11期

7 王永清;王禮生;;ASIC設(shè)計流程和方法[J];中國集成電路;2005年12期

8 ;安森美半導體完整時鐘解決方案滿足時鐘市場更高要求[J];中國集成電路;2008年11期

9 王兵;彭瑞華;傅育熙;;前后端協(xié)同的時鐘樹設(shè)計方法[J];計算機工程;2008年12期

10 黃惠萍;陸偉成;付強;趙文慶;;基于延遲合并嵌入的帶障礙的時鐘樹布線算法[J];計算機輔助設(shè)計與圖形學學報;2008年06期

相關(guān)博士學位論文 前3條

1 蔡懿慈;極大規(guī)模集成電路全局互連線設(shè)計與優(yōu)化算法研究[D];中國科學技術(shù)大學;2007年

2 史江義;基于IP核的SOC設(shè)計關(guān)鍵技術(shù)研究[D];西安電子科技大學;2007年

3 何小威;基于片上天線的高頻全局時鐘無線分布關(guān)鍵技術(shù)研究[D];國防科學技術(shù)大學;2011年

相關(guān)碩士學位論文 前10條

1 何海昌;基于時鐘偏斜調(diào)度的VLSI時序優(yōu)化方法研究[D];電子科技大學;2015年

2 駱禮廳;基于SOC Encounter的ASIC芯片后端設(shè)計研究[D];西安電子科技大學;2014年

3 張婷婷;ASIC后端設(shè)計中的時鐘樹綜合優(yōu)化研究[D];湘潭大學;2015年

4 龐佳軍;低電壓時鐘樹結(jié)構(gòu)的研究與實現(xiàn)[D];東南大學;2015年

5 任力爭;基于數(shù)據(jù)驅(qū)動的時鐘門控技術(shù)的物理實現(xiàn)[D];東南大學;2016年

6 徐亮;低電壓抗工藝波動時鐘樹的設(shè)計及實現(xiàn)[D];東南大學;2016年

7 童思原;低功耗藍牙4.0鏈路層的硬件設(shè)計[D];東南大學;2016年

8 嚴石;面向DSP的時鐘門控技術(shù)的優(yōu)化與設(shè)計[D];東南大學;2016年

9 符仕聰;基于寄存器聚類的低功耗DDR PHY時鐘樹設(shè)計[D];東南大學;2016年

10 張衍奎;高性能芯片時鐘樹的物理設(shè)計與實現(xiàn)[D];大連理工大學;2015年



本文編號:2381037

資料下載
論文發(fā)表

本文鏈接:http://www.lk138.cn/kejilunwen/dianzigongchenglunwen/2381037.html


Copyright(c)文論論文網(wǎng)All Rights Reserved | 網(wǎng)站地圖 |

版權(quán)申明:資料由用戶5a496***提供,本站僅收錄摘要或目錄,作者需要刪除請E-mail郵箱bigeng88@qq.com