高性能芯片時鐘樹的物理設(shè)計與實現(xiàn)
【學位授予單位】:大連理工大學
【學位級別】:碩士
【學位授予年份】:2015
【分類號】:TN402
【相似文獻】
相關(guān)期刊論文 前10
1 林曉;于忠臣;;時鐘樹綜合中的有效時鐘偏移[J];電子元器件應(yīng)用;2010年12期
2 林曉;于忠臣;;時鐘樹綜合中的有效時鐘偏移[J];空間電子技術(shù);2011年01期
3 柯烈金;吳秀龍;徐太龍;;時鐘樹性能的研究及改進方法[J];電腦知識與技術(shù);2011年16期
4 李芝燕,嚴曉浪;高速多級時鐘網(wǎng)布線[J];半導體學報;2000年03期
5 鄧博仁,王金城,金西;基于深亞微米下時鐘樹算法優(yōu)化的研究[J];半導體技術(shù);2005年10期
6 江立強,陳朝陽,沈緒榜,鄭兆青;一種有效的多時鐘網(wǎng)絡(luò)時鐘樹綜合方案[J];計算機與數(shù)字工程;2005年11期
7 王永清;王禮生;;ASIC設(shè)計流程和方法[J];中國集成電路;2005年12期
8 ;安森美半導體完整時鐘解決方案滿足時鐘市場更高要求[J];中國集成電路;2008年11期
9 王兵;彭瑞華;傅育熙;;前后端協(xié)同的時鐘樹設(shè)計方法[J];計算機工程;2008年12期
10 黃惠萍;陸偉成;付強;趙文慶;;基于延遲合并嵌入的帶障礙的時鐘樹布線算法[J];計算機輔助設(shè)計與圖形學學報;2008年06期
相關(guān)博士學位論文 前3條
1 蔡懿慈;極大規(guī)模集成電路全局互連線設(shè)計與優(yōu)化算法研究[D];中國科學技術(shù)大學;2007年
2 史江義;基于IP核的SOC設(shè)計關(guān)鍵技術(shù)研究[D];西安電子科技大學;2007年
3 何小威;基于片上天線的高頻全局時鐘無線分布關(guān)鍵技術(shù)研究[D];國防科學技術(shù)大學;2011年
相關(guān)碩士學位論文 前10條
1 何海昌;基于時鐘偏斜調(diào)度的VLSI時序優(yōu)化方法研究[D];電子科技大學;2015年
2 駱禮廳;基于SOC Encounter的ASIC芯片后端設(shè)計研究[D];西安電子科技大學;2014年
3 張婷婷;ASIC后端設(shè)計中的時鐘樹綜合優(yōu)化研究[D];湘潭大學;2015年
4 龐佳軍;低電壓時鐘樹結(jié)構(gòu)的研究與實現(xiàn)[D];東南大學;2015年
5 任力爭;基于數(shù)據(jù)驅(qū)動的時鐘門控技術(shù)的物理實現(xiàn)[D];東南大學;2016年
6 徐亮;低電壓抗工藝波動時鐘樹的設(shè)計及實現(xiàn)[D];東南大學;2016年
7 童思原;低功耗藍牙4.0鏈路層的硬件設(shè)計[D];東南大學;2016年
8 嚴石;面向DSP的時鐘門控技術(shù)的優(yōu)化與設(shè)計[D];東南大學;2016年
9 符仕聰;基于寄存器聚類的低功耗DDR PHY時鐘樹設(shè)計[D];東南大學;2016年
10 張衍奎;高性能芯片時鐘樹的物理設(shè)計與實現(xiàn)[D];大連理工大學;2015年
本文編號:2381037
本文鏈接:http://www.lk138.cn/kejilunwen/dianzigongchenglunwen/2381037.html