發(fā)布時(shí)間：2020-12-06 04:54

　　隨著電子系統(tǒng)向著更高速、集成度更高、功耗更大、低電壓和大電流的趨勢(shì)發(fā)展,高速數(shù)字系統(tǒng)設(shè)計(jì)的信號(hào)完整性和電源完整性將面臨嚴(yán)峻考驗(yàn)。在電源分配網(wǎng)絡(luò)上引起的噪聲耦合問(wèn)題會(huì)嚴(yán)重影響到微處理器電路的可靠性和穩(wěn)定性。適當(dāng)?shù)匾�入和選擇去耦電容來(lái)應(yīng)對(duì)電源供電網(wǎng)絡(luò)設(shè)計(jì)和優(yōu)化當(dāng)中的挑戰(zhàn),已經(jīng)變成解決微處理器電源完整性問(wèn)題的主要手段。在傳統(tǒng)電源供電網(wǎng)絡(luò)的設(shè)計(jì)方法當(dāng)中,去耦電容選型則主要依賴于設(shè)計(jì)者的個(gè)人經(jīng)驗(yàn),再輔以流片或制版后的實(shí)際測(cè)量、調(diào)整,以期最終達(dá)到設(shè)計(jì)指標(biāo)。但這種方法由于周期長(zhǎng)、費(fèi)用大、重復(fù)設(shè)計(jì)的可能性高,已經(jīng)越來(lái)越不能適用于競(jìng)爭(zhēng)日趨激烈的電子工業(yè)中了�；�于仿真模型的去耦電容分析方法,能在設(shè)計(jì)開(kāi)始之前,就可以依據(jù)設(shè)計(jì)指標(biāo)給出相應(yīng)的設(shè)計(jì)指導(dǎo),并跟蹤整個(gè)的設(shè)計(jì)周期,確保交付生產(chǎn)的質(zhì)量,極大地提高了設(shè)計(jì)的一次成功率,所以在現(xiàn)代的工業(yè)界應(yīng)用的越來(lái)越廣泛。本論文重點(diǎn)研究微處理器的電源分配網(wǎng)絡(luò)和基于仿真建模的去耦電容分析方法。探討了去耦電容對(duì)輸出信號(hào)完整性的影響。主要研究工作成果如下:1)設(shè)計(jì)實(shí)驗(yàn)量化分析了電源噪聲p-p值與輸出信號(hào)抖動(dòng)之間的關(guān)系。2)分別提取CPU和GPU電源分配網(wǎng)絡(luò)的S參數(shù),在頻域和時(shí)域上進(jìn)... 

【文章來(lái)源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：76 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號(hào)對(duì)照表
縮略語(yǔ)對(duì)照表
第一章 緒論
    1.1 研究背景和意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
        1.2.1 國(guó)外研究現(xiàn)狀
        1.2.2 國(guó)內(nèi)研究現(xiàn)狀
    1.3 本文主要工作及安排
第二章 電源分配網(wǎng)絡(luò)上的電源噪聲
    2.1 電源分配網(wǎng)絡(luò)的概念
        2.1.1 電源噪聲的產(chǎn)生原理
        2.1.2 信號(hào)的不確定延時(shí)
        2.1.3 時(shí)鐘的不規(guī)則抖動(dòng)
        2.1.4 噪聲容限的惡化
    2.2 電源噪聲對(duì)輸出信號(hào)的影響
        2.2.1 實(shí)驗(yàn)?zāi)Ｐ偷拇罱?br>        2.2.2 加入不同輸入信號(hào)對(duì)電源波紋的影響
        2.2.3 針對(duì)電源噪聲對(duì)輸出信號(hào)抖動(dòng)影響的分析
    2.3 本章總結(jié)
第三章 CPU/GPU電源分配網(wǎng)絡(luò)的模型分析
    3.1 CPU/GPU的PDN網(wǎng)絡(luò)模型
    3.2 CPU/GPU電源分配網(wǎng)絡(luò)模型的搭建
        3.2.1 網(wǎng)絡(luò)參數(shù)
        3.2.2 CPU/GPU電源分配網(wǎng)絡(luò)的S參數(shù)提取
        3.2.3 對(duì)模型電路的仿真
        3.2.4 CPU/GPU電源分配網(wǎng)絡(luò)Lumped模型的建立
    3.3 本章總結(jié)
第四章 去耦電容對(duì)電源分配網(wǎng)絡(luò)的優(yōu)化
    4.1 去耦電容對(duì)電源分配網(wǎng)絡(luò)阻抗的影響
    4.2 去耦電容的優(yōu)化作用
    4.3 實(shí)際去耦電容的等效模型
    4.4 溫度對(duì)去耦電容的影響
    4.5 本章總結(jié)
第五章 去耦電容的添加方法
    5.1 去耦電容選型工具的建立
    5.2 添加去耦電容的原則
    5.3 去耦電容容值和數(shù)量的確定
    5.4 去耦電容的布局
        5.4.1 運(yùn)算工具的選擇
        5.4.2 仿真方法及去耦電容的放置思路
        5.4.3 使用場(chǎng)求解工具對(duì)去耦電容的研究
    5.5 本章小結(jié)
第六章 總結(jié)與展望
參考文獻(xiàn)
致謝
作者簡(jiǎn)介


【參考文獻(xiàn)】：
期刊論文
[1]高速電路中地彈噪聲抑制的研究[J]. 徐曉非,馮一軍.  微波學(xué)報(bào). 2014(03)
[2]后摩爾時(shí)代集成電路的新器件技術(shù)[J]. 黃如,黎明,安霞,王潤(rùn)聲,蔡一茂.  中國(guó)科學(xué):信息科學(xué). 2012(12)
[3]基于眼圖分析的數(shù)字通信干擾效果方法研究[J]. 張會(huì),劉伯棟.  艦船電子工程. 2011(02)
[4]高速PCB的電源完整性分析[J]. 申偉,唐萬(wàn)明,王楊.  現(xiàn)代電子技術(shù). 2009(24)
[5]史密斯圓圖輔助計(jì)算非諧振天線的阻抗匹配[J]. 王浩淼.  現(xiàn)代通信. 2009(02)
[6]3GPP LTE系統(tǒng)的切換機(jī)制研究[J]. 楊琳琳.  通信技術(shù). 2008(08)
[7]低功耗、高電源抑制比基準(zhǔn)電壓源的設(shè)計(jì)[J]. 應(yīng)建華,陳嘉,王潔.  半導(dǎo)體學(xué)報(bào). 2007(06)
[8]電路系統(tǒng)中緩沖器設(shè)計(jì)[J]. 閆炳偉,劉常澍.  電子測(cè)量技術(shù). 2005(01)
[9]去耦電容在PCB板設(shè)計(jì)中的應(yīng)用[J]. 徐亮,阮江軍,甘艷,莫付江,文武.  電測(cè)與儀表. 2002(04)



本文編號(hào)：2900760