元器件堆疊裝配技術(shù)的研究與應(yīng)用Research and application of the components stacked assembly technology

摘要

在信息科技不斷進(jìn)步的今天，小型電子產(chǎn)品的普及使得微電子技術(shù)也得到了有力的發(fā)展，隨著用戶要求的提升，產(chǎn)品功能的繼承性和空間的利用率等要求都有所提升，元器件的小型化導(dǎo)致高密度封裝日漸普及。POP技術(shù)作為一種新型的封裝技術(shù)，其更具靈活性和可擴(kuò)展性，使得產(chǎn)品的開發(fā)到生產(chǎn)間的周期有效縮短，在裝配前可以對模塊進(jìn)行單獨(dú)測試，有助于提升良品率，對于手機(jī)、平板電腦等產(chǎn)品的應(yīng)用較為廣泛。在未來的智能手機(jī)、平板電腦逐漸普及的情況下，小型花高密度封裝技術(shù)的應(yīng)用必然成為普遍現(xiàn)象，而在這一技術(shù)條件下，所出現(xiàn)的結(jié)構(gòu)形變、焊點(diǎn)耐熱疲勞、元器件位移等問題也會(huì)隨之出現(xiàn)，POP技術(shù)作為小型化密集封裝技術(shù)的一種，也可能存在此類問題。因此，本文結(jié)合平板電腦、超薄智能手機(jī)的應(yīng)用環(huán)境為基礎(chǔ)，分析POP技術(shù)的有效性和可靠性問題。
本文以論證POP技術(shù)中的可靠性問題為主，在此基礎(chǔ)上提出其應(yīng)用過程中的優(yōu)化建議。因此，本文首先介紹了POP技術(shù)的基本應(yīng)用流程，從微電子封裝技術(shù)可靠性的判斷標(biāo)準(zhǔn)出發(fā)，確定分析POP裝配技術(shù)的形變、熱循環(huán)壽命等問題的主要目標(biāo)。本此研究，采用了云紋干涉技術(shù)進(jìn)行焊點(diǎn)可靠性分析，通過測試熱膨脹系數(shù)的方法將問題進(jìn)行數(shù)據(jù)層面上的分析與研究。經(jīng)過分析得出，頂部與底部模塊對稱中心遠(yuǎn)端焊點(diǎn)應(yīng)力較大的特點(diǎn)，并針對性的對焊點(diǎn)人循環(huán)的熱效應(yīng)應(yīng)變和結(jié)構(gòu)特點(diǎn)與材料特點(diǎn)對疲勞壽命的具體影響，以常見智能終端（手機(jī)、平板電腦等）的極限使用環(huán)境為條件，分析其可靠性，最終提出具體的應(yīng)用優(yōu)化建議。

關(guān)鍵詞：堆疊裝配技術(shù)；有限元分析；云紋干涉法；焊點(diǎn)力學(xué)；熱循環(huán)；位移

Abscract

In today's information technology continues to advance, the popularity of small electronic products make the development of microelectronic technology has been strong, with the user requirements, product function, such as inheritance and space utilization requirements are improved, the increasing popularity of the miniaturization of components in high density packaging.POP technology as a new type of packaging technology, its flexibility and extensibility, makes the product development to the production cycle shorten, the module can be a separate test before assembling, is helpful to improve the yield, for mobile phones, tablets and other products are more widely used.In the future under the growing popularity of smartphones, tablets and small flowers the application of high density packaging technology inevitably become a common phenomenon, and under the condition of the technology, the structure of deformation and displacement of solder heat resisting fatigue, components will be emerged, POP technology as the miniaturization of a dense packaging technology, there are likely to be such a problem.Therefore, this paper tablet, ultra-thin smartphone application environment as the foundation, analysis of the validity and reliability problems of POP technology.
Based on the argument, based on the reliability issues POP technology, based on this, advances the optimization Suggestions in the process of its application.Therefore, this article first introduces the basic application of POP technology process, starting from the judgment standard of microelectronics packaging technology reliability, determine analysis POP assembly technology problems such as deformation, thermal cycle life's main goal.This, this study adopts the moire interferometry, solder joint reliability analysis method to test the thermal expansion coefficient through the problem analysis and research on data level.Through analysis, the top and the bottom module center of symmetry distal to the characteristic of solder joint stress, and the heating effect of the targeted for solder joint cycle strain and the characteristics of the structure and material characteristics influence on fatigue life of concrete, with common intelligent terminal (mobile phone, tablet, etc.) the limits of use of the environment as the condition, to analyze its reliability, finally put forward concrete Suggestions on application of optimization.
Key words: Package on Package;The finite element analysis;Moire interferometry.Solder joint mechanics;Thermal cycle;The displacement

目錄

摘要 I
Abscract II
一、緒論 1
1.1研究目的及意義 1
1.2研究現(xiàn)狀 2
1.2.1國外研究現(xiàn)狀 2
1.2.2國內(nèi)研究現(xiàn)狀 3
1.3研究框架 3
二、理論概述 5
2.1微電子封裝堆疊的發(fā)展及基本流程 5
2.1.1微電子封裝堆疊技術(shù)的發(fā)展歷程 5
2.1.2封裝堆疊的基本組裝流程 6
2.2微電子封裝的可靠性驗(yàn)證參照 7
2.2.1基于理論角度的可靠性問題 7
2.2.2基于實(shí)際生產(chǎn)的工藝可靠性考量重點(diǎn) 8
2.3兩種分析方法的原理說明 11
2.3.1有限元分析的封裝有效性檢測方法 11
2.3.2基于云紋干涉的元件位移檢測方法 13
三、堆疊裝配技術(shù)的有效性分析 16
3.1封裝堆疊的形變測量 16
3.1.1制柵 16
3.1.2實(shí)驗(yàn)系統(tǒng) 17
3.1.3結(jié)果分析 18
3.2封裝堆疊的焊點(diǎn)熱循環(huán)疲勞壽命分析 21
3.2.1焊點(diǎn)力學(xué)行為 21
3.2.2焊點(diǎn)加速熱循環(huán)應(yīng)力應(yīng)變分析準(zhǔn)備 22
3.2.3焊點(diǎn)熱循環(huán)疲勞壽命的預(yù)測方法及預(yù)測 23
3.2.3影響焊點(diǎn)熱循環(huán)疲勞壽命的因素總結(jié) 32
3.3特殊環(huán)境下封裝堆疊技術(shù)的可靠性分析 39
3.3.1有限元模型構(gòu)建 39
3.3.2吸潮-解潮溫濕度分布分析 43
3.3.3回流焊條件下的封裝堆疊可靠性分析 46
3.4案例對比 49
四、元器件堆疊裝備技術(shù)的應(yīng)用優(yōu)化建議 53
4.1基于焊點(diǎn)熱疲勞壽命需求的材料選擇優(yōu)化 53
4.2基于回流焊熱載荷條件的結(jié)構(gòu)和工藝優(yōu)化建議 54
4.3封裝體熱形變的預(yù)防措施建議 55
五、總結(jié) 57
參考文獻(xiàn) 58
致謝 60

一、緒論

1.1研究目的及意義
PoP是Package on Package的縮寫，稱為堆疊裝配技術(shù)，最早由是Amkor提出并發(fā)展一種封裝技術(shù)[1]。PoP技術(shù)是一種三維堆疊封裝技術(shù)，通過采用元器件或者裸芯片垂直疊加的辦法，通過基板鍵合或者金線鍵合的方式，組成一個(gè)新的封裝整體。這一堆疊技術(shù)允許系統(tǒng)設(shè)計(jì)者能在線路設(shè)計(jì)時(shí)更容易地利用“Z”軸（垂直）方向的立體空間，因而可以節(jié)省更寶貴的“X”軸和“Y”軸方向上的空間，達(dá)到封裝最小化的目的PoP技術(shù)的趨勢與技術(shù)[2]。

五、總結(jié)

本文分析主要完成了以下幾個(gè)方面的工作：首先，介紹了封裝堆疊可靠性的判斷方向，說明了模塊形變、焊點(diǎn)熱疲勞以及特殊溫濕度條件對封裝堆疊有效性的影響，并將這兩點(diǎn)作為判斷的相應(yīng)的分析。其次，在具體分析中通過云紋干涉檢測、焊點(diǎn)熱循環(huán)疲勞壽命監(jiān)測、回流焊熱載荷條件下封裝結(jié)構(gòu)內(nèi)各模塊濕度變化以及形變問題的實(shí)驗(yàn)，得出了幾點(diǎn)結(jié)論。1）經(jīng)過云紋干涉測量了試件塑封料膨脹系數(shù)為10.9ppm/°C，用于后續(xù)實(shí)驗(yàn)；2）經(jīng)過熱循環(huán)實(shí)驗(yàn)驗(yàn)證了焊點(diǎn)疲勞壽命的預(yù)測方法，提供了一個(gè)封裝堆疊熱應(yīng)力應(yīng)變的分析模型和具體方法，并經(jīng)過分析得出了芯片厚度、基板厚度以及材料、塑封料材料對焊點(diǎn)熱疲勞壽命的影像，并提出了具體的改良方向；3）在回流焊實(shí)驗(yàn)中進(jìn)行和吸潮、解潮實(shí)驗(yàn)，證明了回流焊過程中如果材料已經(jīng)有吸潮問題，那么在進(jìn)行回流焊工藝制造時(shí)，可能會(huì)導(dǎo)致不同模塊相連位置的分離，可能導(dǎo)致封裝實(shí)效。最后，結(jié)合前文的分析結(jié)果提出了分別針對焊點(diǎn)疲勞壽命需求和回流焊熱載荷條件的材料與結(jié)構(gòu)優(yōu)化建議。
在本次分析中，由于條件等因素所限，無法進(jìn)行大規(guī)模高成本的對比實(shí)驗(yàn)，基本都在有限元軟件的輔助下結(jié)合單一試件和替換材料參數(shù)的方法進(jìn)行分析，缺乏足夠的實(shí)際對比。另外，在本次POP封裝堆疊的可靠性分析中，未能對模塊人為物理應(yīng)力影響下的機(jī)械可靠性進(jìn)行分析。在未來的工作和學(xué)習(xí)中，筆者將針對這幾方面進(jìn)行改善，以完善研究成果。

參考文獻(xiàn)

[1]溫曉炅,杜紅娜,胡貞,秦振凱,孫福江,周 欣PoP 組裝工藝及可靠性研究[J]Huawei Technologies Co.,Ltd.
[2]陸晉，成立，王振宇，李嵐，李家元，汪建敏 先進(jìn)的疊層式3D封裝技術(shù)及其應(yīng)用前景[J].半導(dǎo)體技術(shù) 2006.09;692-695
[3]李憶，牛天放，Jacques Coderre. 元件堆疊裝配(PoP)技術(shù)[J]
[4]鄭建勇，陳一旱，張志勝.多層芯片堆疊封裝方案的優(yōu)化方法[J].半導(dǎo)體技術(shù),2009 34(11);1058-1061
[5]RON B.堆疊式存儲模塊封裝技術(shù)的發(fā)展趨勢[EB/OL].(2004-02-15) [2010-05-15] 
[6]高尚通，楊克武. 新型微電子封裝技術(shù)[J]. 半導(dǎo)體情報(bào)，2000,37（6）：1-7
[7]Trevor Warren,DEK. 提高印刷生產(chǎn)效率的技術(shù)創(chuàng)新[J]. SMT China表面組裝技術(shù). 2010.4;16-18
[8]劉靜，潘開林，朱瑋濤，任國濤.疊層封裝技術(shù)[J]. 半導(dǎo)體技術(shù)1003-353X (2011) 02-0161-04
[9]JSTD95標(biāo)準(zhǔn)第22章節(jié)（Fine-pitch, Square Ball Grid Array Package (FBGA) Package-on-Package (PoP) ，2007 年9月，B版本）
[10]PCBA assembly Guid lines for 0.4mm Package-On-Package 
[11]Package Stackable Very Thin Fine Pitch BGA(PSvfBGA),AMKOR Technologies
[12]Per Viklund,Mentor Graphics Cor. 混合多種技術(shù)電路之三維封裝技術(shù)設(shè)計(jì)[J]. 2010.2/3；40-41
[13]Brad Perkins,Asymetek. 堆疊封裝技術(shù)的底部填充設(shè)計(jì)[J]. SMT China表面組裝技術(shù). 2009.10；22-25;
[14]李憶，牛天放，Jacques Coderre. 3G推動(dòng)元器件堆疊裝配技術(shù)應(yīng)用[J] Manufacturing & Test 2007(7);70-76
[15]江天. 閃存卡疊層芯片封裝簡介[J]. 半導(dǎo)體科技. 2010.12/2011.01；26-32
[16]Steve Brown、Chrys Shea、Michael Liberatore,PhD、Andy Yuen. Optimising Rheology for Package-on-Package Flux Dip Processes
[17]李成寧. 再流焊接工藝及缺陷診斷[M]. 拓普達(dá)資訊傳播有限公司 2004.8
[18]TI/Amkor/Samsung/Nokia Package-on-Package, Prismark and Binghamton University
[19]L.Smith,M.Dreiza,A.Yoshida,”Package on Pacage(PoP) Stacking and Board Level Reliability Results”, SMTA International,2006
[20]顏學(xué)優(yōu)，李國元，基于Tagnchi實(shí)驗(yàn)設(shè)計(jì)方法優(yōu)化PoP的翹曲[J].桂林電子科技大學(xué)學(xué)報(bào),2009 29(5);385-389
[21]Jean-Marc Peallat,Vi Technology. 三維焊膏檢查和工藝控制[J]. SMT China表面組裝技術(shù). 2009.6；35-37;
[22] 巫松，蔣廷彪，楊道國，等.PBGA 器件潮濕擴(kuò)散和濕熱應(yīng)力的有限元分析[J].電子
元件與材料，2004，23（6）：42-44
[23] F.X. Che, John H.L.Pang, B.S.Xiong, et al. Lead Free Solder Joint Reliability Characterization for PBGA, PQFP and TSSOP Assemblies [A]. Electronic Components and Technology Conference[C]. Singapore, Singapore: 2005:916-921
[24] R.S.Chen, H.C.Lin, Chieh Kung. Optimal dimension of PQFP by using Taguchi method [J]. Composite Structures, 2000, 49(1):1-8
[25] Tong Yan Tee, Hun Shen Ng, Zhaowei Zhong. Board level solder joint reliability analysis of stacked die mixed flip-chip and wire bond BGA [J]. Microelectronics Reliability, 2006, 46(12): 2131-2138
[26] 石亦平，，周玉蓉.ABAQUS 有限元分析實(shí)例詳解[M].北京：機(jī)械工業(yè)出版社，2006：1-8
[27] 謝斌.高密度芯片封裝中界面分層的數(shù)值模擬研究及其應(yīng)用[D].上海：上海交通大學(xué)，2007
[28]王國強(qiáng).實(shí)用工程數(shù)值模擬技術(shù)及其在ANSYS上的實(shí)踐[D].西安:西北大學(xué)出版社,1999:1-11
[29]田高崢.曲軸殘余應(yīng)力數(shù)值模擬及疲勞強(qiáng)度分析[D].吉林:吉林大學(xué),2002:42
[30]姚啟鈞.光學(xué)教程,[M]北京.高等教育出版社, 1999
[31] 顧靖，王珺，陸震，等.芯片疊層封裝的失效分析和熱應(yīng)力模擬[J].半導(dǎo)體學(xué)報(bào)，2005，26（6）：1273-1277