復雜電磁環(huán)境下輻射源分析算法及工程應用實現
發(fā)布時間:2025-01-07 02:20
復雜電磁環(huán)境主要是指:在一定的作戰(zhàn)時空內,由時域、頻域、空域、極化域、能量上分布的數量很多、樣式復雜的電磁信號構成的電磁環(huán)境,人為電磁發(fā)射和多種電磁現象的總合。針對復雜電磁環(huán)境,本論文研究了輻射源提取算法及雷達抗干擾決策算法,并結合相應算法,開發(fā)了硬件平臺。 論文前半部分首先介紹了復雜電磁環(huán)境下復雜電磁信號復雜性對雷達造成的危害,然后介紹了復雜電磁環(huán)境下輻射源參數提取方法,包括輻射源參數估計、輻射源分選與識別、輻射源定位與跟蹤。論文后半部分講述了雷達抗干擾決策算法,具體講解了改進的基于TOPSIS雷達抗干擾決策算法,并給出了仿真結果。 論文最后以目標環(huán)境分析機為硬件平臺,并結合某具體項目詳細介紹了硬件結構及算法設計流程,該硬件設備采用光纖接收雷達數據,并用大容量高速DDR2存儲數據,最終把雷達的復雜電磁環(huán)境處分析結果通過以太網上報給上位機。綜上所述,本論文在算法研究的基礎上設計了硬件平臺,最后在硬件平臺上實現并驗證了所給算法方案。
【文章頁數】:67 頁
【學位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 研究背景及意義
1.2 研究歷史及現狀
1.3 本文內容及安排
第二章 復雜電磁環(huán)境下參數提取技術
2.1 概述
2.2 輻射源的參數估計
2.2.1 輻射源的頻率估計
2.2.2 輻射源的方向估計
2.2.3 輻射源的頻譜估計
2.3 輻射源分選與識別
2.4 輻射源的定位與跟蹤
2.4.1 卡爾曼濾波算法
2.4.2 最小二乘算法
2.4.3 交互式多模型算法
2.4.4 仿真實驗
2.5 本章小結
第三章 雷達抗干擾決策技術
3.1 概述
3.2 雷達各種抗干擾技術
3.2.1 時域抗干擾技術
3.2.2 頻域抗干擾技術
3.2.3 空域抗干擾技術
3.2.4 極化抗干擾技術
3.3 雷達抗干擾決策技術理論基礎
3.3.1 抗干擾決策分配原則
3.3.2 抗干擾效益值指標
3.4 改進 TOPSIS 的雷達抗干擾決策算法
3.4.1 TOPSIS 概述
3.4.2 TOPSIS 法的抗干擾決策算法
3.4.3 仿真實驗
3.5 本章小結
第四章 目標環(huán)境分析機的設計與應用
4.1 目標環(huán)境分析機的總體設計
4.2 SFP 光模塊應用與設計
4.2.1 XGSFBL34(43)12-20DA 光模塊特點及應用
4.2.2 LVPECL 與 LVPECL 信號之間連接
4.2.3 SFP 光模塊硬件測試
4.3 基于 Altera FPGA 與 DDR2 設計與使用
4.3.1 DDR2 概述
4.3.2 Altera FPGA 與 DDR2 連接
4.3.3 ALTMEMPHY IP 核使用
4.3.4 DDR2 接口 FIFO 設計
4.4 目標環(huán)境分析機 FPGA 程序設計
4.4.1 目標環(huán)境分析機模塊劃分
4.4.2 目標環(huán)境分析機異步時鐘域處理
4.4.3 目標環(huán)境分析機實測數據處理
4.5 本章小結
第五章 總結
致謝
參考文獻
碩士在讀期間的研究成果
本文編號:4024349
【文章頁數】:67 頁
【學位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 研究背景及意義
1.2 研究歷史及現狀
1.3 本文內容及安排
第二章 復雜電磁環(huán)境下參數提取技術
2.1 概述
2.2 輻射源的參數估計
2.2.1 輻射源的頻率估計
2.2.2 輻射源的方向估計
2.2.3 輻射源的頻譜估計
2.3 輻射源分選與識別
2.4 輻射源的定位與跟蹤
2.4.1 卡爾曼濾波算法
2.4.2 最小二乘算法
2.4.3 交互式多模型算法
2.4.4 仿真實驗
2.5 本章小結
第三章 雷達抗干擾決策技術
3.1 概述
3.2 雷達各種抗干擾技術
3.2.1 時域抗干擾技術
3.2.2 頻域抗干擾技術
3.2.3 空域抗干擾技術
3.2.4 極化抗干擾技術
3.3 雷達抗干擾決策技術理論基礎
3.3.1 抗干擾決策分配原則
3.3.2 抗干擾效益值指標
3.4 改進 TOPSIS 的雷達抗干擾決策算法
3.4.1 TOPSIS 概述
3.4.2 TOPSIS 法的抗干擾決策算法
3.4.3 仿真實驗
3.5 本章小結
第四章 目標環(huán)境分析機的設計與應用
4.1 目標環(huán)境分析機的總體設計
4.2 SFP 光模塊應用與設計
4.2.1 XGSFBL34(43)12-20DA 光模塊特點及應用
4.2.2 LVPECL 與 LVPECL 信號之間連接
4.2.3 SFP 光模塊硬件測試
4.3 基于 Altera FPGA 與 DDR2 設計與使用
4.3.1 DDR2 概述
4.3.2 Altera FPGA 與 DDR2 連接
4.3.3 ALTMEMPHY IP 核使用
4.3.4 DDR2 接口 FIFO 設計
4.4 目標環(huán)境分析機 FPGA 程序設計
4.4.1 目標環(huán)境分析機模塊劃分
4.4.2 目標環(huán)境分析機異步時鐘域處理
4.4.3 目標環(huán)境分析機實測數據處理
4.5 本章小結
第五章 總結
致謝
參考文獻
碩士在讀期間的研究成果
本文編號:4024349
本文鏈接:http://www.lk138.cn/kejilunwen/jingguansheji/4024349.html