發(fā)布時間：2024-12-19 00:02

　　隨著集成電路工藝水平與設(shè)計能力的不斷提升,SoC設(shè)計復(fù)雜度也不斷提高,為保證正常流片,芯片驗證的工作量大幅增加,IC驗證已成為影響芯片研發(fā)效率的關(guān)鍵環(huán)節(jié)之一。但業(yè)界通用的數(shù)字IC驗證環(huán)境搭建策略耗時較長,同時驗證環(huán)境的可復(fù)用性較差,測試用例的開發(fā)也存在缺乏規(guī)范、可讀性差、復(fù)用性差的通病,這些問題都嚴重制約了IC驗證的效率。為解決IC驗證面臨的低效問題,本文的研究目標是開發(fā)一款自動化生成驗證環(huán)境的工具,以實現(xiàn)迅速搭建可復(fù)用性高的驗證環(huán)境,并設(shè)計簡潔易用的標準化測試用例,以提高測試用例的開發(fā)和復(fù)用效率。本文自動化生成驗證環(huán)境的工具主要由標準化驗證環(huán)境系統(tǒng)和代碼生成系統(tǒng)構(gòu)成。標準化驗證環(huán)境系統(tǒng)基于UVM和常用接口VIP,設(shè)計出可配置化的分層網(wǎng)絡(luò)式驗證環(huán)境。代碼生成系統(tǒng)基于Mako模板和Python腳本,設(shè)計出簡潔易用的驗證環(huán)境代碼自動生成器。標準化測試用例的設(shè)計基于驗證場景中的常用操作,定義了一系列時鐘、復(fù)位、寄存器、IOC和總線操作的標準測試指令集。本文最終實現(xiàn)了對于任意給定待驗設(shè)計,基于代碼生成系統(tǒng)可以迅速搭建與給定待驗設(shè)計高度匹配的驗證環(huán)境,另外采用標準化測試指令集可以迅速編寫符合不同驗...

【文章頁數(shù)】：94 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖3.16IOC信號握手類型示例

PIN_LEVELHANDSHAKE圖3.16IOC信號握手類型示例第一種，SET_WAIT，當(dāng)按照SET_WAIT類型配置IOC[0]和IOC[1]時,測試用例起config_set....

圖3.18SystemVerilog方法導(dǎo)出過程代碼示例

如果待驗設(shè)計或驗證環(huán)境較大，這兩個操作甚至?xí)�花費半個小時乃至更久的時間。但是對于基于C語言編寫的測試用例，則只需要在使用時，使用GCC編譯器將C測試用例編譯為二進制文件即可，這也意味著完全無需冗長的重編譯和elaboration過程，便可對新的驗證場景進行仿真。3.5....

圖3.19C方法導(dǎo)入過程代碼示例

圖3.19C方法導(dǎo)入過程代碼示例然后，在基于C語言的測試用例中組合這些封裝好的C測試方法，即可如Syilog驗證語言一樣構(gòu)建驗證場景。對于基于C語言的測試場景，這些場景需一個指定的線程中，常在SystemVerilog的測試用例中，定義好相應(yīng)的線程入行....

圖5.2自測代碼示例

第五章系統(tǒng)的測試與應(yīng)用效果分析上述測試用例中，每一個測試用例都用于保證一組標準化測試指令的準確驅(qū)動了保證在整個開發(fā)過程中，每次增添或修改標準化測試環(huán)境中的方法，都不影響功能，采用了回歸測試的開發(fā)模式。即每一次標準化驗證環(huán)境代碼有版本更新時使用代碼生成器系統(tǒng)，重新生成一版驗證環(huán)境....

本文編號：4017335