隨著用戶對(duì)接入網(wǎng)安全和帶寬需求的不斷增加,AES-GCM加密認(rèn)證算法被用于抵御接入網(wǎng)中潛在的竊聽(tīng)和假冒等安全威脅。當(dāng)前,針對(duì)該算法的高速硬件實(shí)現(xiàn)方案過(guò)度追求高數(shù)據(jù)吞吐率而忽略了隨之產(chǎn)生的面積開(kāi)銷(xiāo),而競(jìng)爭(zhēng)激烈的芯片市場(chǎng)則要求芯片兼?zhèn)鋽?shù)據(jù)吞吐率高和面積小的高性能特性。同時(shí),針對(duì)AES-GCM電路的安全性研究鮮有考慮硬件木馬帶來(lái)的威脅,一旦密碼芯片中的關(guān)鍵信息被硬件木馬所泄露,將會(huì)造成極其嚴(yán)重的后果。所以,研究AES-GCM密碼電路的高性能設(shè)計(jì)及其硬件木馬檢測(cè)方法具有重要意義。論文主要研究可支持錯(cuò)誤攻擊型硬件木馬檢測(cè)的高性能AES-GCM密碼電路。首先分析AES-GCM算法的工作原理,從吞吐率和面積兩方面綜合考慮,實(shí)現(xiàn)了一種基于串行結(jié)構(gòu)的高性能AES-GCM密碼電路。針對(duì)AES-GCM密碼電路面積占用大的問(wèn)題,分別采用DACSE算法和Mastrovito算法對(duì)其中的AES電路和GHASH電路進(jìn)行了優(yōu)化;針對(duì)電路數(shù)據(jù)吞吐率低的問(wèn)題,采用延時(shí)分析的流水線劃分方法進(jìn)一步優(yōu)化了AES和GHASH電路的流水線結(jié)構(gòu)。在此基礎(chǔ)上,為了研究硬件木馬對(duì)AES-GCM密碼芯片的危害,對(duì)錯(cuò)誤攻擊的工作原理進(jìn)行分析,...

【文章頁(yè)數(shù)】：84 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 課題研究背景和意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
        1.2.1 高性能AES加密電路研究現(xiàn)狀
        1.2.2 高性能GHASH電路研究現(xiàn)狀
        1.2.3 硬件木馬設(shè)計(jì)研究現(xiàn)狀
        1.2.4 硬件木馬防御技術(shù)研究現(xiàn)狀
    1.3 本文主要研究?jī)?nèi)容
    1.4 論文結(jié)構(gòu)安排
第二章 AES-GCM算法原理及高性能架構(gòu)分析
    2.1 AES-GCM算法基本工作原理介紹
    2.2 AES-GCM電路結(jié)構(gòu)分析
        2.2.1 串行AES-GCM電路結(jié)構(gòu)分析
        2.2.2 并行AES-GCM電路結(jié)構(gòu)分析
    2.3 本章小結(jié)
第三章 高性能AES-GCM密碼電路設(shè)計(jì)與優(yōu)化
    3.1 高性能AES加密電路實(shí)現(xiàn)
        3.1.1 AES加密工作原理介紹
        3.1.2 復(fù)合域S盒電路實(shí)現(xiàn)
        3.1.3 流水線結(jié)構(gòu)的AES電路實(shí)現(xiàn)
        3.1.4 高性能AES電路仿真與性能分析
    3.2 高性能GHASH電路設(shè)計(jì)與優(yōu)化
        3.2.1 有限域乘法器工作原理介紹
        3.2.2 Mastrovito乘法器的設(shè)計(jì)與優(yōu)化
        3.2.3 高性能GHASH電路仿真與性能分析
    3.3 高性能AES-GCM密碼電路實(shí)現(xiàn)與仿真
    3.4 本章小結(jié)
第四章 基于錯(cuò)誤攻擊的硬件木馬研究與實(shí)現(xiàn)
    4.1 錯(cuò)誤攻擊工作原理介紹
    4.2 基于錯(cuò)誤攻擊的硬件木馬電路設(shè)計(jì)
        4.2.1 硬件木馬負(fù)載電路設(shè)計(jì)
        4.2.2 硬件木馬觸發(fā)電路設(shè)計(jì)
    4.3 硬件木馬電路功能仿真與ASIC實(shí)現(xiàn)
        4.3.1 硬件木馬功能仿真驗(yàn)證
        4.3.2 硬件木馬ASIC實(shí)現(xiàn)
    4.4 本章小結(jié)
第五章 硬件木馬檢測(cè)方法研究與實(shí)現(xiàn)
    5.1 硬件木馬檢測(cè)方法對(duì)比分析
        5.1.1 基于邏輯測(cè)試的木馬檢測(cè)方法研究
        5.1.2 基于旁路分析的木馬檢測(cè)方法研究
        5.1.3 基于環(huán)形振蕩器的木馬檢測(cè)方法研究
    5.2 錯(cuò)誤攻擊型硬件木馬的檢測(cè)方法研究
        5.2.1 木馬檢測(cè)電路插入位置分析
        5.2.2 木馬檢測(cè)電路設(shè)計(jì)與實(shí)現(xiàn)
    5.3 硬件木馬檢測(cè)方法有效性驗(yàn)證
    5.4 本章小結(jié)
第六章 總結(jié)與展望
參考文獻(xiàn)
致謝
在學(xué)期間的研究成果及發(fā)表的學(xué)術(shù)論文



本文編號(hào)：4016770