發(fā)布時間：2024-06-01 06:31

　　當(dāng)今在全球范圍內(nèi),空中交通運行日益繁忙,為真正在空中飛行器監(jiān)視管理上取得技術(shù)突破,把新興的基于S模式的ADS-B技術(shù)應(yīng)用在空管系統(tǒng)中成為了當(dāng)下空管領(lǐng)域迫切的要求。ADS-B是一種先進(jìn)的自動相關(guān)監(jiān)視技術(shù),通過廣播的形式工作,具有精度高、成本低、安全性好、效率高等特點,已為多國民航組織所采用。因此對基于ADS-B的空管雷達(dá)系統(tǒng)的研究對我國空管技術(shù)的進(jìn)步和民航事業(yè)的發(fā)展,以及打破當(dāng)前我國對國外雷達(dá)專用芯片的進(jìn)口依賴具有重要的意義。本論文針對二次雷達(dá)系統(tǒng)中的地面應(yīng)答接收機(jī)部分,完成了應(yīng)用于此場景下的空管二次雷達(dá)專用ASIC芯片的設(shè)計。重點介紹了對此ASIC芯片中ADS-B信號處理通道的功能在FPGA平臺上完成各種功能算法的原型驗證,并在原型驗證通過后進(jìn)行了基于標(biāo)準(zhǔn)單元的半定制ASIC設(shè)計的全過程。將ADS-B接收機(jī)的信號收發(fā)功能通過專用集成電路芯片來實現(xiàn),相比通用的集成電路它在包括功耗、體積、可靠性、安全等級、性能等方面都有顯著的優(yōu)勢,而且一旦實現(xiàn)量產(chǎn)還會有更低的成本。本課題針對主要研究目標(biāo),分別完成了以下幾個方面的工作:1.根據(jù)空中交通管制在國內(nèi)外的發(fā)展歷史和現(xiàn)狀,探討當(dāng)下先進(jìn)的二次雷達(dá)的工...

【文章頁數(shù)】：71 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究工作的背景與意義
    1.2 本課題的國內(nèi)外研究歷史與現(xiàn)狀
    1.3 本人的主要工作與創(chuàng)新成果
    1.4 本論文的結(jié)構(gòu)安排
第二章 二次雷達(dá)系統(tǒng)及信號收發(fā)相關(guān)的通信理論
    2.1 空中交通管制及ADS-B技術(shù)概述
        2.1.1 空中交通管制的方法與分類
        2.1.2 ADS-B系統(tǒng)簡介及其主要工作模式
    2.2 二次雷達(dá)及其詢問/應(yīng)答的基本理論
        2.2.1 空管二次雷達(dá)介紹及選用標(biāo)準(zhǔn)
        2.2.2 詢問/應(yīng)答的工作原理及其信號格式說明
    2.3 單脈沖體制雷達(dá)及其尺度測量方式
    2.4 S模式的優(yōu)勢及其應(yīng)用
    2.5 本章小結(jié)
第三章 專用集成電路設(shè)計基礎(chǔ)
    3.1 ASIC芯片的分類
    3.2 基于標(biāo)準(zhǔn)單元的ASIC設(shè)計
        3.2.1 基于標(biāo)準(zhǔn)單元方法設(shè)計的ASIC特性
        3.2.2 ASIC設(shè)計的流程
    3.3 應(yīng)用于二次雷達(dá)系統(tǒng)的ASIC芯片
    3.4 本章小結(jié)
第四章 芯片功能的FPGA原型驗證
    4.1 FPGA的選型及其開發(fā)環(huán)境介紹
        4.1.1 FPGA芯片及開發(fā)板的選型
        4.1.2 原型驗證的軟件設(shè)計和硬件開發(fā)環(huán)境介紹
    4.2 對ASIC功能進(jìn)行原型驗證的意義及方法
    4.3 ADS-B接收機(jī)算法的邏輯設(shè)計及實現(xiàn)
        4.3.1 A/D采樣的算法及硬件實現(xiàn)
        4.3.2 數(shù)字混頻及低通濾波的算法及邏輯設(shè)計
        4.3.3 UART轉(zhuǎn) SPI的關(guān)鍵算法及參數(shù)配置模塊的邏輯設(shè)計
        4.3.4 CRC數(shù)據(jù)校驗及糾錯算法的設(shè)計實現(xiàn)
    4.4 針對關(guān)鍵算法的仿真分析與FPGA上板測試的結(jié)果
        4.4.1 UART數(shù)據(jù)收發(fā)模塊的功能仿真及資源消耗分析
        4.4.2 CRC數(shù)據(jù)校驗及糾錯功能仿真
    4.5 本章小結(jié)
第五章 專用集成電路芯片的設(shè)計
    5.1 前端設(shè)計
    5.2 仿真驗證及時序分析
    5.3 后端設(shè)計
    5.4 流片及測試
    5.5 本章小結(jié)
第六章 全文總結(jié)與展望
    6.1 全文總結(jié)
    6.2 后續(xù)工作展望
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果



本文編號：3985552