發(fā)布時間：2018-09-12 11:37

【摘要】：隨著集成電路的發(fā)展,芯片采用先進的工藝,性能越來越好。然而這些先進的工藝對芯片的靜電放電(ESD)的承受能力削弱,同時人們對于芯片ESD的防護要求不但沒有降低,反而越來越高,這使得ESD防護電路更加不容易設(shè)計。國內(nèi)ESD防護的研究相對落后于國際先進水平,特別是國產(chǎn)的集成電路芯片,ESD已經(jīng)使芯片的成品率和可靠性大大降低,因此對芯片ESD的研究意義非常重大。本文針對國產(chǎn)JSR26C32X-S型抗輻射四路差分接收器芯片,通過對芯片的測試和失效分析對其進行ESD評估。主要研究內(nèi)容包括對JSR26C32X-S型芯片進行三種靜電放電模型(HBM、MM和CDM)的測試,然后對其ESD失效機理分析,并對三種放電模型下抗ESD性能差異對比和改進設(shè)計。首先設(shè)計三種放電模型的測試方案,并測得JSR26C32X-S型芯片在人體模型(HBM)靜電放電測試下的失效閾值為5000V,在機器模型(MM)靜電放電測試下的失效閾值為200V,在器件充電模型(CDM)靜電放電測試下的失效閾值為3000V。對三種失效進行了對比,并進行失效原因分析,發(fā)現(xiàn)HBM和MM模型下芯片的差分輸入管腳最容易失效,失效的具體原因是連接ESD防護二極管的多晶硅互連線被擊穿。為了提高該款芯片對HBM和MM靜電放電的承受能力,對芯片差分輸入管腳的ESD防護提出改進的保護電路(使用更高效的GGNMOS或SCR防護結(jié)構(gòu))及改進措施。從測試結(jié)果還可以發(fā)現(xiàn)JSR26C32X-S型芯片的CDM靜電放電防護能力非常高,分析其原因,發(fā)現(xiàn)是輸出緩沖級電路中面積非常大的NMOS和PMOS管在ESD事件發(fā)生時泄放了大量ESD電流。綜上所述,本文對國產(chǎn)JSR26C32X-S型抗輻射四路差分接收器芯片的ESD防護進行了研究,通過一系列測試和失效分析,找出其最容易失效的地方,并提出了改進的ESD防護結(jié)構(gòu)。將其應(yīng)用于該芯片,甚至應(yīng)用于工業(yè)和軍事領(lǐng)域的其它同類型芯片,將大大提高芯片的成品率以及其可靠性。
[Abstract]:With the development of integrated circuit, the chip adopts advanced technology, the performance is getting better and better. However, these advanced processes weaken the ability to withstand the electrostatic discharge (ESD) of the chip, and at the same time, the protection requirements for the chip ESD are not reduced, but higher and higher, which makes the ESD protection circuit more difficult to design. The research of ESD protection in China lags behind the advanced level of the world, especially the domestic integrated circuit chip ESD has greatly reduced the yield and reliability of the chip, so the research on chip ESD is of great significance. In this paper, ESD is evaluated by testing and failure analysis of JSR26C32X-S four-way differential receiver chip. The main contents of this paper are as follows: testing three kinds of electrostatic discharge models (HBM,MM and CDM) for JSR26C32X-S chip, then analyzing the failure mechanism of ESD, and comparing and improving the difference of anti-ESD performance under the three discharge models. First, the test scheme of three discharge models is designed. The failure threshold of JSR26C32X-S chip is 5 000 V under (HBM) electrostatic discharge test of human body model, 200 V under machine model (MM) electrostatic discharge test, and 3 000 V under (CDM) electrostatic discharge test of device charging model. By comparing the three failures and analyzing the causes of the failures, it is found that the differential input pin of the chip under the HBM and MM models is the most likely to fail, and the specific reason of the failure is the breakdown of the polysilicon interconnects connected to the ESD protection diodes. In order to improve the resistance of the chip to HBM and MM electrostatic discharge, an improved protection circuit (using a more efficient GGNMOS or SCR protective structure) and improved measures are proposed for the ESD protection of the differential input pin of the chip. It can also be found from the test results that the CDM electrostatic discharge protection capability of the JSR26C32X-S chip is very high. The reason is that the NMOS and PMOS transistors with a very large area in the output buffer circuit discharge a large amount of ESD current during the ESD event. To sum up, the ESD protection of domestic JSR26C32X-S four-way differential receiver chip is studied. Through a series of tests and failure analysis, the most vulnerable areas of failure are found out, and an improved ESD protection structure is proposed. Applying it to the chip, even to other similar chips in industrial and military fields, will greatly improve the yield and reliability of the chips.
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN407

【相似文獻】

相關(guān)期刊論文 前10條

1 劉暢;;智能手機的ESD損傷與防護[J];湖南工業(yè)職業(yè)技術(shù)學(xué)院學(xué)報;2013年03期

2 吳嶺;;手機的ESD研究與設(shè)計應(yīng)用[J];電子元器件應(yīng)用;2005年07期

3 高誠德;;靜電(ESD)的產(chǎn)生和防護[J];通信電源技術(shù);2009年06期

4 譚慶華;;智能手機的ESD防護設(shè)計[J];集成電路應(yīng)用;2011年09期

5 吳東巖;譚志良;;ESD對微波半導(dǎo)體器件損傷的物理機理分析[J];河北科技大學(xué)學(xué)報;2013年04期

6 盛松林,畢增軍,田明宏;日本在ESD電磁場實驗研究領(lǐng)域的現(xiàn)狀及其進展[J];測控技術(shù);2003年06期

7 周星;魏光輝;張希軍;;ESD輻射場的計算及對傳輸線的耦合研究[J];高電壓技術(shù);2008年04期

8 紀(jì)宗江;李冬梅;;深亞微米混合信號全芯片ESD電路設(shè)計[J];半導(dǎo)體技術(shù);2009年05期

9 王昊鵬;胡明;;工業(yè)ESD模擬設(shè)備波形校準(zhǔn)及校準(zhǔn)實例[J];電子測量技術(shù);2007年12期

10 金沈陽;;量產(chǎn)芯片中的管腳ESD改進[J];機電信息;2011年24期

相關(guān)會議論文 前6條

1 常金蕓;劉學(xué)如;;MOSICESD保護網(wǎng)絡(luò)中多晶硅限流電阻的ESD性能研究[A];1998電子產(chǎn)品防護技術(shù)研討會論文集[C];1998年

2 楊建民;;ESD術(shù)后潰瘍的治療[A];2013第六屆浙江省消化病學(xué)術(shù)大會論文匯編[C];2013年

3 陳輝;;移動電話的ESD測試要求及防護設(shè)計[A];中國電子學(xué)會可靠性分會第十三屆學(xué)術(shù)年會論文選[C];2006年

4 許良璧;車筑平;譚慶華;后冬梅;;以ESD為基礎(chǔ)的新技術(shù)在消化道疾病中的臨床應(yīng)用[A];貴州省中西醫(yī)結(jié)合學(xué)會2011年消化系病學(xué)術(shù)交流會暨消化系病新進展學(xué)習(xí)班資料匯編[C];2011年

5 巨楷如;楊潔;祁樹鋒;劉尚合;;硅基微波低噪聲晶體管2SC3356的ESD潛在性損傷特性研究[A];中國物理學(xué)會靜電專業(yè)委員會第十三屆學(xué)術(shù)年會論文集[C];2006年

6 劉遠;恩云飛;李斌;羅宏偉;師謙;;器件結(jié)構(gòu)參數(shù)及工藝對ESD的影響[A];第十一屆全國可靠性物理學(xué)術(shù)討論會論文集[C];2005年

相關(guān)重要報紙文章 前1條

1 楊建強;ESD模式革新軟件渠道[N];中國計算機報;2003年

相關(guān)碩士學(xué)位論文 前10條

1 王喬楠;微波混合集成電路的ESD設(shè)計[D];電子科技大學(xué);2011年

2 何林峰;基于CMOS工藝的全芯片ESD設(shè)計[D];電子科技大學(xué);2015年

3 Sachin Mulmi Shrestha（沙青）;消化道病變的內(nèi)鏡黏膜下剝離術(shù)（ESD）治療結(jié)果和并發(fā)癥的回顧性研究[D];東南大學(xué);2016年

4 白燾;基于PLC的環(huán)氧乙烷生產(chǎn)裝置ESD的研究與設(shè)計[D];南昌大學(xué);2016年

5 侯文煜;集成電路ESD失效機理和ESD防護電路研究[D];西安電子科技大學(xué);2015年

6 謝繼;集成電路中ESD防護器件的仿真研究[D];大連理工大學(xué);2010年

7 唐保軍;新型ESD防護器件與電路的結(jié)構(gòu)設(shè)計及特性分析[D];西安電子科技大學(xué);2010年

8 李嬋娟;金屬鈦夾在腸巨大息肉切除術(shù)及ESD中的應(yīng)用[D];大連醫(yī)科大學(xué);2012年

9 張聰凌;ESD防護器件的電路級仿真及建模[D];浙江大學(xué);2008年

10 喻釗;FPGA全芯片ESD防護設(shè)計和優(yōu)化[D];電子科技大學(xué);2012年

，

本文編號：2238889