【摘要】：隨著CMOS工藝縮減至納米尺寸,鎖存器對空間輻射環(huán)境中高能粒子引起的軟錯誤越發(fā)敏感.為緩解軟錯誤對鎖存器電路的影響,提出一種基于45 nm CMOS工藝的單粒子翻轉(zhuǎn)自恢復的低功耗鎖存器.該鎖存器使用3個C單元構(gòu)成內(nèi)部互鎖的結(jié)構(gòu),每個C單元的輸出節(jié)點的狀態(tài)由另2個C單元的輸出節(jié)點決定;任意C單元的輸出節(jié)點發(fā)生單粒子翻轉(zhuǎn)后,該鎖存器將通過內(nèi)部互鎖的反饋路徑將翻轉(zhuǎn)節(jié)點恢復正確;在瞬態(tài)脈沖消散后沒有節(jié)點處于高阻態(tài),提出的鎖存器適用于采用了時鐘門控技術(shù)的低功耗電路.大量的SPICE仿真結(jié)果表明,與已有的加固鎖存器相比,文中提出的鎖存器在延時、功耗、面積開銷和軟錯誤加固能力上取得了良好的平衡,平均節(jié)省57.53%的面積-功耗-延時積開銷;詳盡的蒙特卡洛仿真實驗表明,該鎖存器對工藝、供電電壓和溫度的波動不敏感.
[Abstract]:As the CMOS process is reduced to nanometer size, the latch becomes more sensitive to soft errors caused by high-energy particles in the radiation environment. In order to mitigate the influence of soft errors on the latch circuit, a low power latch based on 45 nm CMOS technology is proposed. The latch uses three C units to form an internal interlocking structure. The state of the output nodes of each C unit is determined by the output nodes of the other two C units. The latch will restore the correct turn over node through the feedback path of internal interlocking, and no node is in high resistance state after the transient pulse dissipates. The proposed latch is suitable for low power circuits using clock gating technology. A large number of SPICE simulation results show that compared with the existing strengthened latch, the proposed latch achieves a good balance in terms of delay, power consumption, area overhead and soft error reinforcement ability. A detailed Monte Carlo simulation shows that the latch is insensitive to the fluctuation of process, power supply voltage and temperature.
【作者單位】： 合肥工業(yè)大學電子科學與應用物理學院;合肥兆芯有限公司;
【基金】：國家自然科學基金(61574052,61674048)
【分類號】：TN432

【參考文獻】

相關(guān)期刊論文 前3條

1 梁浩;夏銀水;錢利波;黃春蕾;;低功耗三輸入AND/XOR門的設(shè)計[J];計算機輔助設(shè)計與圖形學學報;2015年05期

2 孫永節(jié);劉必慰;;基于DICE單元的抗SEU加固SRAM設(shè)計[J];國防科技大學學報;2012年04期

3 馮彥君;華更新;劉淑芬;;航天電子抗輻射研究綜述[J];宇航學報;2007年05期

【共引文獻】

相關(guān)期刊論文 前10條

1 梁華國;李昕;王志;黃正峰;;抗單粒子翻轉(zhuǎn)的低功耗鎖存器設(shè)計[J];計算機輔助設(shè)計與圖形學學報;2017年08期

2 趙思思;夏銀水;張駿立;厲瓊瑩;;AXIG及其基于雙邏輯的面積優(yōu)化[J];計算機輔助設(shè)計與圖形學學報;2017年07期

3 陳益峰;柳青;楊生勝;秦曉剛;李得天;;低軌道高壓太陽電池陣充放電效應試驗[J];宇航學報;2017年05期

4 陳善強;劉四清;師立勤;陳東;;用于空間輻射效應評估的軟件—SEREAT[J];宇航學報;2017年03期

5 張澤明;黨煒;汪洋;劉彥民;;幾種COTS元器件單粒子試驗研究[J];載人航天;2017年02期

6 馬雪嬌;厲瓊瑩;張駿立;夏銀水;;基于雙邏輯門級圖形表示的功耗優(yōu)化技術(shù)[J];計算機輔助設(shè)計與圖形學學報;2017年03期

7 袁春柱;李志剛;李軍予;劉思遠;張德全;李智敏;;微納衛(wèi)星COTS器件應用研究[J];計算機測量與控制;2017年02期

8 武書肖;李磊;任磊;;基于SRL結(jié)構(gòu)的抗輻射SRAM單元設(shè)計[J];微電子學;2016年06期

9 郭娜;杜廣華;劉文靜;郭金龍;吳汝群;陳昊;;微束技術(shù)在放射生物學中的應用[J];原子核物理評論;2016年04期

10 任飛;紀志坡;張國帥;萬成安;;衛(wèi)星載荷二次電源用MOSFET的抗輻射設(shè)計及驗證[J];航天器環(huán)境工程;2016年05期

【二級參考文獻】

相關(guān)期刊論文 前3條

1 王倫耀;夏銀水;陳偕雄;;邏輯函數(shù)的雙邏輯綜合與優(yōu)化[J];計算機輔助設(shè)計與圖形學學報;2012年07期

2 章凌宇;賈宇明;李磊;胡明浩;;基于DICE結(jié)構(gòu)的抗輻射SRAM設(shè)計[J];微電子學;2011年01期

3 夏銀水;毛科益;葉錫恩;;邏輯函數(shù)適于雙邏輯實現(xiàn)的探測算法[J];計算機輔助設(shè)計與圖形學學報;2007年12期

【相似文獻】

相關(guān)期刊論文 前10條

1 鄭飛君;楊軍;葛海通;嚴曉浪;;面向等價性驗證的鎖存器匹配算法[J];浙江大學學報(工學版);2006年08期

2 吳訓威,金文光;三值閂鎖和鎖存器的結(jié)構(gòu)研究[J];電子科學學刊;1995年05期

3 ;Allegro MicroSystems公司宣布推出新型雙線霍爾效應鎖存器[J];電子產(chǎn)品可靠性與環(huán)境試驗;2012年01期

4 徐江濤;楊玉紅;李新偉;李淵清;;功耗和面積優(yōu)化的時域加固鎖存器設(shè)計(英文)[J];南開大學學報(自然科學版);2014年03期

5 彭毅;;Z80-CPU限界運行硬件[J];微型機與應用;1985年01期

6 張陽;萬培元;潘照華;林平分;;一種基于鎖存器實現(xiàn)時序收斂的方法[J];中國集成電路;2013年06期

7 Ahmed Aboyoussef;Lucent Technologies;Holmdel;NJ;;提供48V、10A的大功率鎖存器[J];電子設(shè)計技術(shù);1999年11期

8 ;存儲器、鎖存器[J];電子科技文摘;2006年04期

9 樂建連,章專;互補對偶結(jié)構(gòu)的三值ECL鎖存器設(shè)計[J];浙江大學學報(理學版);2005年02期

10 王申南;四-D鎖存器CD4042的正確使用[J];家庭電子;2005年14期

相關(guān)重要報紙文章 前4條

1 江蘇 顧振遠;D型觸發(fā)器CD4042與第一信號的判別[N];電子報;2012年

2 馮繼文 編譯;電話號碼顯示器[N];電子報;2003年

3 四川 史為 編寫;可控硅的幾種典型應用（上）[N];電子報;2002年

4 福建 張健平 摘編;A/D轉(zhuǎn)換器ICL7135[N];電子報;2006年

相關(guān)碩士學位論文 前6條

1 申思遠;針對數(shù)字集成電路抗輻射加固結(jié)構(gòu)的研究[D];合肥工業(yè)大學;2015年

2 程龍;基于65nm體硅CMOS的8管鎖存器抗輻射版圖加固技術(shù)研究[D];安徽大學;2016年

3 錢棟良;納米尺度數(shù)字電路抗單粒子效應的加固設(shè)計方法研究[D];合肥工業(yè)大學;2016年

4 倪濤;納米工藝下數(shù)字集成電路的抗輻射加固技術(shù)研究[D];合肥工業(yè)大學;2016年

5 鄒浩波;基于脈沖鎖存器的關(guān)鍵路徑優(yōu)化[D];國防科學技術(shù)大學;2015年

6 姜輝;基于0.18μm CMOS工藝的低電壓、低功耗、超高速集成電路設(shè)計[D];東南大學;2006年

，

本文編號：2230433