發(fā)布時間：2018-09-07 21:40

【摘要】：隨著集成電路工藝進入納米時代,芯片正面臨著軟錯誤的威脅.除了軟錯誤在數量上的威脅外,處理器還面臨著由于工藝變動性和電壓、溫度、位置等工作環(huán)境變動而導致的錯誤率變動性的威脅,即系統(tǒng)的錯誤率不會一直穩(wěn)定而是隨著時間發(fā)生變化.檢查點是系統(tǒng)容錯的主要機制,它的開銷和檢查點的間隔密切相關,目前檢查點間隔的確定大多是基于恒定錯誤率的.但是在軟錯誤變動的情況下,自適應檢查點的方法比固定方法更能夠顯著降低檢查點開銷,它通過預測系統(tǒng)的錯誤率來確保系統(tǒng)的檢查點間隔始終與最優(yōu)狀態(tài)接近.但是自適應檢查點所能獲得的性能改善與錯誤率變動的具體程度相關.因此本文研究軟錯誤率變動的形式和幅度如何影響檢查點的開銷.該文開展了如下研究:基于溫度、電壓、位置等因素對軟錯誤影響的原理,建立了一個包含變動幅度、持續(xù)時間等參數的錯誤率變動的模型;基于錯誤率變動模型,模擬了在理想情況下自適應檢查點機制能夠獲得的性能改善;提出了一種基于錯誤歷史預測錯誤率的方法,從而驗證了在實際情況下自適應檢查點能夠達到的效果.實驗結果表明,變動的幅度在3倍以上且持續(xù)時間在12.5%以上時,該文方法就能獲得實際上的性能改善.
[Abstract]:With the IC technology entering the nanometer age, the chip is facing the threat of soft error. In addition to the quantitative threat of soft errors, processors also face the threat of varying error rates due to process variability and changes in working conditions such as voltage, temperature, location, etc. That is, the error rate of the system does not remain constant but changes over time. Checkpoint is the main fault-tolerant mechanism in the system, and its overhead is closely related to the interval between checkpoints. At present, the determination of checkpoint interval is mostly based on constant error rate. However, in the case of soft error variation, the adaptive checkpoint method can significantly reduce the checkpoint overhead than the fixed method. It can predict the error rate of the system to ensure that the checkpoint interval of the system is always close to the optimal state. However, the performance improvement achieved by adaptive checkpoint is related to the specific degree of error rate variation. Therefore, this paper studies how the change of soft error rate affects the cost of checkpoint. Based on the influence of temperature, voltage, position and other factors on soft error, a model of error rate variation including amplitude and duration is established, and the error rate model is used to analyze the influence of temperature, voltage and position on soft error. The performance improvement of adaptive checkpoint mechanism under ideal condition is simulated, and an error rate prediction method based on error history is proposed, which verifies the effect of adaptive checkpoint in practice. The experimental results show that when the range of variation is more than 3 times and the duration is more than 12.5%, the performance of this method can be improved in practice.
【作者單位】： 國防科學技術大學計算機學院;
【基金】：國家自然科學基金(61402504,61033008,61272145,61103080) 國家“八六三”高技術研究發(fā)展計劃項目子課題(2012AA012706) 高等學校博士學科點專項科研基金優(yōu)先發(fā)展領域課題(20124307130004)資助~~
【分類號】：TN407

【相似文獻】

相關期刊論文 前10條

1 朱丹;李暾;李思昆;;形式化等價性檢查指導的軟錯誤敏感點篩選[J];計算機輔助設計與圖形學學報;2011年03期

2 徐建軍;譚慶平;熊磊;葉俊;;一種針對軟錯誤的程序可靠性定量分析方法[J];電子學報;2011年03期

3 熊磊;譚慶平;;基于軟錯誤的動態(tài)程序可靠性分析和評估[J];小型微型計算機系統(tǒng);2011年11期

4 梁華國;黃正峰;王偉;詹文法;;一種雙模互鎖的容軟錯誤靜態(tài)鎖存器[J];宇航學報;2009年05期

5 龔銳;戴葵;王志英;;片上多核處理器容軟錯誤執(zhí)行模型[J];計算機學報;2008年11期

6 孫巖;王永文;張民選;;微處理器體系結構級軟錯誤易感性評估[J];計算機工程與科學;2010年11期

7 成玉;馬安國;張承義;張民選;;微體系結構軟錯誤易感性階段特性研究[J];電子科技大學學報;2012年02期

8 張民選;孫巖;宋超;;納米級集成電路的軟錯誤問題及其對策[J];上海交通大學學報;2013年01期

9 龔銳;戴葵;王志英;;基于現場保存與恢復的雙核冗余執(zhí)行模型[J];計算機工程與科學;2009年08期

10 梁華國;陳凡;黃正峰;;時序敏感的容軟錯誤電路選擇性加固方案[J];電子測量與儀器學報;2014年03期

相關會議論文 前7條

1 吳珍妮;梁華國;黃正峰;王俊;陳秀美;曹源;;容軟錯誤的電路選擇性加固技術[A];第六屆中國測試學術會議論文集[C];2010年

2 熊蔭喬;譚慶平;徐建軍;;基于軟件標簽的軟錯誤校驗和恢復技術[A];中國通信學會第六屆學術年會論文集（上）[C];2009年

3 成玉;張承義;張民選;;微體系結構的軟錯誤易感性評估及其階段特性研究[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（B輯）[C];2011年

4 金作霖;張民選;孫巖;石文強;;柵氧退化效應下納米級SRAM單元臨界電荷分析[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（B輯）[C];2011年

5 郭御風;郭誦忻;龔銳;鄧宇;張明;;一種面向多核處理器I/O系統(tǒng)軟錯誤容錯方法[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（B輯）[C];2011年

6 周彬;霍明學;肖立伊;;單粒子多脈沖的軟錯誤敏感性分析方法[A];第十六屆全國核電子學與核探測技術學術年會論文集（上冊）[C];2012年

7 梁麗波;梁華國;黃正峰;;基于功能復用的增強型掃描結構ESFF-SEAD[A];2011中國儀器儀表與測控技術大會論文集[C];2011年

相關博士學位論文 前10條

1 焦佳佳;處理器中分析模型驅動的高效軟錯誤量化方法研究[D];上海交通大學;2014年

2 周婉婷;輻照環(huán)境中通信數字集成電路軟錯誤預測建模研究[D];電子科技大學;2014年

3 成玉;高性能微處理器動態(tài)容軟錯誤設計關鍵技術研究[D];國防科學技術大學;2012年

4 丁潛;集成電路軟錯誤問題研究[D];清華大學;2009年

5 繩偉光;數字集成電路軟錯誤敏感性分析與可靠性優(yōu)化技術研究[D];哈爾濱工業(yè)大學;2009年

6 黃正峰;數字電路軟錯誤防護方法研究[D];合肥工業(yè)大學;2009年

7 孫巖;納米集成電路軟錯誤分析與緩解技術研究[D];國防科學技術大學;2010年

8 朱丹;基于時序等價性檢查的電路軟錯誤系統(tǒng)級可靠性分析方法研究[D];國防科學技術大學;2010年

9 龔銳;多核微處理器容軟錯誤設計關鍵技術研究[D];國防科學技術大學;2008年

10 景乃鋒;面向SRAM型FPGA軟錯誤的可靠性評估與容錯算法研究[D];上海交通大學;2012年

相關碩士學位論文 前10條

1 徐東超;面向SystemC的軟錯誤敏感度分析方法[D];上海交通大學;2015年

2 靳麗娜;基于SET傳播特性的軟錯誤率研究[D];電子科技大學;2015年

3 潘阿成;一種低功耗抗輻射的TCAM系統(tǒng)設計[D];大連理工大學;2015年

4 彭小飛;納米工藝下集成電路的容軟錯誤技術研究[D];合肥工業(yè)大學;2015年

5 張麗娜;集成電路的容軟錯誤技術研究[D];合肥工業(yè)大學;2014年

6 陳凡;數字集成電路容忍軟錯誤加固技術研究[D];合肥工業(yè)大學;2014年

7 劉思廷;考慮偏差因素的集成電路軟錯誤分析方法研究[D];哈爾濱工業(yè)大學;2014年

8 楊曉;基于合成的多核CPU軟錯誤測試加速研究[D];華中科技大學;2012年

9 汪靜;數字集成電路老化故障和軟錯誤的在線檢測技術研究[D];合肥工業(yè)大學;2013年

10 黃捚;組合電路軟錯誤敏感性分析與加固[D];哈爾濱工業(yè)大學;2008年

，

本文編號：2229496