發(fā)布時(shí)間：2018-09-06 17:03

【摘要】：伴隨著半導(dǎo)體產(chǎn)業(yè)的快速發(fā)展,芯片的集成度越來(lái)越高,由此產(chǎn)生的功耗問(wèn)題也越來(lái)越突出。與此同時(shí),各種便攜設(shè)備飛速發(fā)展也對(duì)產(chǎn)品的續(xù)航能力提出了高要求。遺憾的是,電池技術(shù)卻沒(méi)有跟上電路技術(shù)的發(fā)展步伐,因此設(shè)計(jì)高效的電源管理方案已經(jīng)迫在眉睫。自適應(yīng)電壓調(diào)節(jié)AVS技術(shù)采用實(shí)時(shí)的閉環(huán)電壓調(diào)節(jié)方式,使得負(fù)載芯片的能耗大幅降低。本文首先分析了數(shù)字電路的功耗來(lái)源,闡述了降低負(fù)載芯片能耗的有效方法。然后介紹了當(dāng)前熱門的一些電源管理技術(shù),包括動(dòng)DPM策略、DVS技術(shù)以及AVS技術(shù),并對(duì)AVS技術(shù)的突出特點(diǎn)進(jìn)行了分析說(shuō)明。在AVS技術(shù)的不同實(shí)現(xiàn)方式中,基于負(fù)載關(guān)鍵路徑擬合的AVS硬件開(kāi)銷小、調(diào)節(jié)精度高,是一種較理想的AVS技術(shù)實(shí)現(xiàn)方式。隨著工藝線寬減小,互連線延時(shí)變得越來(lái)越不可忽視,而傳統(tǒng)的關(guān)鍵路徑擬合只考慮到了邏輯門的延時(shí),這降低了擬合的精確度。且傳統(tǒng)的關(guān)鍵路徑擬合方式僅僅取整個(gè)負(fù)載的關(guān)鍵路徑,也就是延時(shí)最長(zhǎng)的路徑,這使得負(fù)載運(yùn)行簡(jiǎn)單任務(wù)時(shí),供電電壓依然是按最復(fù)雜任務(wù)計(jì)算,降低了負(fù)載運(yùn)行簡(jiǎn)單任務(wù)時(shí)的節(jié)能效果。本文針對(duì)這兩個(gè)問(wèn)題做了改進(jìn)與創(chuàng)新,將互連線延時(shí)與邏輯門延時(shí)分開(kāi)擬合,提高了擬合精度;對(duì)負(fù)載不同工作任務(wù)的關(guān)鍵路徑分開(kāi)進(jìn)行擬合,提高了負(fù)載運(yùn)行簡(jiǎn)單任務(wù)時(shí)的節(jié)能效果。本文設(shè)計(jì)的電路使用Buck變換器作為功率級(jí),采用電壓控制模式,PWM調(diào)制模式,工作頻率為2MHz,環(huán)路采用相位超前補(bǔ)償方式。Buck變換器輸入電壓3.3V,輸出電壓0.7V-1.8V可調(diào),調(diào)壓步進(jìn)為25mV。數(shù)字負(fù)載為可進(jìn)行十六位二輸入加法、乘法、乘累加三種不同工作任務(wù)的運(yùn)算器,工作頻率范圍在30MHz-100MHz。論文在詳細(xì)闡述電路設(shè)計(jì)原理及工作方式后,對(duì)延時(shí)檢測(cè)、調(diào)壓算法、主控邏輯等電路中的關(guān)鍵模塊做了介紹。最后,本文通過(guò)電路仿真驗(yàn)證了所設(shè)計(jì)AVS電路的可行性,當(dāng)負(fù)載工作任務(wù)或工作頻率改變時(shí),Buck變換器能夠?qū)崟r(shí)將輸出電壓調(diào)節(jié)至能保證負(fù)載正常工作下的最低值。
[Abstract]:With the rapid development of semiconductor industry, chip integration is becoming more and more high, resulting in more and more prominent power problems. At the same time, the rapid development of various portable equipment also put forward high requirements for the product's endurance. Unfortunately, battery technology has not kept pace with the development of circuit technology, so it is urgent to design efficient power management scheme. Adaptive voltage regulation (AVS) technology adopts real-time closed-loop voltage regulation, which greatly reduces the energy consumption of the load chip. In this paper, the power source of digital circuit is analyzed, and the effective method of reducing load chip energy consumption is discussed. Then some popular power management technologies are introduced, including dynamic DPM strategy, DVS and AVS, and the prominent features of AVS are analyzed and explained. Among the different implementation methods of AVS, AVS based on load critical path fitting is an ideal way to realize AVS because of its low hardware overhead and high adjusting precision. With the decrease of line width, the interconnect delay becomes more and more important, but the traditional critical path fitting only considers the delay of logic gate, which reduces the precision of fitting. The traditional critical path fitting method only takes the critical path of the whole load, that is, the longest delay path, which makes the power supply voltage is still calculated according to the most complex task when the load runs simple task. Reduces the energy saving effect when the load runs the simple task. In this paper, the two problems are improved and innovated, the interconnect delay and logic gate delay are fitted separately, the fitting precision is improved, and the critical paths of different work tasks are fitted separately. The energy saving effect is improved when the load is running simple task. The circuit designed in this paper uses Buck converter as power stage, voltage control mode and PWM modulation mode, working frequency is 2MHz, loop adopts phase leading compensation mode. Buck converter uses 3.3V input voltage, output voltage 0.7V-1.8V is adjustable, voltage step is 25mV. The digital load is an arithmetic machine that can add 16-bit two input and multiply three different work tasks. The frequency range is 30MHz-100MHz. After expatiating the design principle and working mode of the circuit, the paper introduces the key modules of the circuit, such as delay detection, voltage regulation algorithm, main control logic and so on. Finally, the feasibility of the designed AVS circuit is verified by circuit simulation. When the load task or frequency is changed, the output voltage of the Buck converter can be adjusted to the lowest value under the normal operation of the load in real time.
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN402

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 李麗平;趙學(xué)英;;關(guān)鍵路徑法的實(shí)現(xiàn)[J];河北軟件職業(yè)技術(shù)學(xué)院學(xué)報(bào);2005年04期

2 張智豐;袁寶蘭;梅紅;;關(guān)鍵課程模型及其在高校彈性學(xué)制中的應(yīng)用[J];杭州電子科技大學(xué)學(xué)報(bào);2006年03期

3 徐心和;關(guān)鍵路徑的極大代數(shù)解法[J];系統(tǒng)工程理論與實(shí)踐;1989年05期

4 孟繁楨;求關(guān)鍵路徑的一個(gè)算法[J];計(jì)算機(jī)工程;1995年04期

5 蘇術(shù)鋒;多條關(guān)鍵路徑直觀輸出問(wèn)題的研究[J];管理信息系統(tǒng);1997年06期

6 李勇建,邵秀麗,涂?jī)錾?串聯(lián)加工網(wǎng)絡(luò)關(guān)鍵路徑的計(jì)算與擾動(dòng)分析[J];南開(kāi)大學(xué)學(xué)報(bào)(自然科學(xué)版);2002年03期

7 徐鳳生;一種新的關(guān)鍵路徑求解算法[J];計(jì)算機(jī)應(yīng)用與軟件;2005年06期

8 徐鳳生;一種求關(guān)鍵路徑的新算法[J];計(jì)算機(jī)工程與應(yīng)用;2005年24期

9 陳超;陳慶新;毛寧;;考慮多關(guān)鍵路徑的隨機(jī)項(xiàng)目進(jìn)度監(jiān)視模型[J];計(jì)算機(jī)集成制造系統(tǒng);2008年11期

10 王明福;;一種求解關(guān)鍵路徑的新算法[J];計(jì)算機(jī)工程;2008年09期

相關(guān)會(huì)議論文 前2條

1 劉瑞華;涂?jī)錾?;生產(chǎn)加工網(wǎng)絡(luò)的關(guān)鍵路徑與擾動(dòng)分析[A];1993中國(guó)控制與決策學(xué)術(shù)年會(huì)論文集[C];1993年

2 李勇建;涂奉生;;具有偏序結(jié)構(gòu)的一般網(wǎng)絡(luò)系統(tǒng)的關(guān)鍵路徑與擾動(dòng)分析問(wèn)題[A];第十九屆中國(guó)控制會(huì)議論文集（一）[C];2000年

相關(guān)重要報(bào)紙文章 前9條

1 唐曉玉/譯;關(guān)鍵路徑公司 虛增收入遭起訴[N];中國(guó)財(cái)經(jīng)報(bào);2003年

2 記者 吳生鋒;明確關(guān)鍵路徑 推進(jìn)跨越發(fā)展 加快轉(zhuǎn)型升級(jí) 實(shí)現(xiàn)二次騰飛[N];揚(yáng)州日?qǐng)?bào);2012年

3 記者 李建永;把城鎮(zhèn)建設(shè)作為率先建設(shè)沿海強(qiáng)市的關(guān)鍵路徑[N];秦皇島日?qǐng)?bào);2007年

4 劉小群;系統(tǒng)設(shè)計(jì)師考試 《數(shù)據(jù)結(jié)構(gòu)》試題分析[N];中國(guó)電腦教育報(bào);2004年

5 王文;血液安全：基于FDA關(guān)鍵路徑計(jì)劃的機(jī)遇和挑戰(zhàn)[N];中國(guó)醫(yī)藥報(bào);2008年

6 巫長(zhǎng)龍 胡建偉;深入推進(jìn)“人才興市”戰(zhàn)略[N];鎮(zhèn)江日?qǐng)?bào);2014年

7 ;明確“路標(biāo)” 強(qiáng)化執(zhí)行[N];人民郵電;2003年

8 本報(bào)記者 陳淑娟;裴兆旭:平衡“金三角”定律[N];計(jì)算機(jī)世界;2009年

9 ;明確“路標(biāo)”強(qiáng)化執(zhí)行[N];人民郵電;2003年

相關(guān)博士學(xué)位論文 前2條

1 王蕾;基于復(fù)雜網(wǎng)絡(luò)的軟件關(guān)鍵節(jié)點(diǎn)和關(guān)鍵路徑挖掘方法研究[D];燕山大學(xué);2016年

2 孫劍;考慮時(shí)序關(guān)鍵路徑的布線后雙重圖案光刻層分配算法研究[D];復(fù)旦大學(xué);2012年

相關(guān)碩士學(xué)位論文 前10條

1 張翔;自適應(yīng)擬合負(fù)載關(guān)鍵路徑的AVS電路的研究與設(shè)計(jì)[D];電子科技大學(xué);2016年

2 韓英杰;基于綜合調(diào)度關(guān)鍵路徑的多核任務(wù)調(diào)度研究[D];哈爾濱理工大學(xué);2014年

3 周勇;基于動(dòng)態(tài)關(guān)鍵路徑的復(fù)雜產(chǎn)品制造調(diào)度研究[D];哈爾濱理工大學(xué);2009年

4 王穎;嵌入關(guān)鍵路徑的掙值分析方法研究[D];天津理工大學(xué);2009年

5 王凱;基于關(guān)鍵路徑的控制圖式的項(xiàng)目時(shí)間管理[D];上海交通大學(xué);2011年

6 寧盼;短路關(guān)鍵面積提取與縮小方法研究[D];西安電子科技大學(xué);2013年

7 王丹;模糊網(wǎng)絡(luò)計(jì)劃技術(shù)研究[D];哈爾濱理工大學(xué);2008年

8 歐陽(yáng)永基;基于關(guān)鍵路徑覆蓋的二進(jìn)制程序測(cè)試技術(shù)研究[D];解放軍信息工程大學(xué);2011年

9 馬俊;基于Petri網(wǎng)的建筑工程項(xiàng)目時(shí)間—成本管理研究與優(yōu)化[D];廣西師范學(xué)院;2012年

10 李維娜;基于復(fù)雜網(wǎng)絡(luò)的軟件行為路徑挖掘算法研究[D];燕山大學(xué);2014年

，

本文編號(hào)：2226989