發(fā)布時間：2021-01-16 08:04

　　通用串行總線（Universal Serial Bus,USB）技術(shù)是一種為實現(xiàn)計算機(jī)與各種外設(shè)進(jìn)行數(shù)據(jù)交換而提出的工業(yè)標(biāo)準(zhǔn)。它以其高的數(shù)據(jù)傳輸速率、耗費(fèi)主機(jī)資源少、支持級聯(lián)和多外設(shè)、智能化的即插即用、易于使用等優(yōu)勢迅速占領(lǐng)了計算機(jī)外設(shè)接口領(lǐng)域的統(tǒng)治地位,而且隨著USB技術(shù)的廣泛應(yīng)用,在各種SoC系統(tǒng)中集成USB功能接口成為一種必然趨勢,因此本文設(shè)計實現(xiàn)了USB2.0設(shè)備控制器IP軟核。本論文對通用串行總線系統(tǒng)進(jìn)行了研究,并根據(jù)USB2.0規(guī)范設(shè)計了SB2.0設(shè)備控制器IP軟核。論文首先從功能設(shè)備的角度分析了USB2.0體系布局、總線協(xié)議、USB數(shù)據(jù)結(jié)構(gòu)、四種事務(wù)傳輸類型以及錯誤的檢測與恢復(fù)等特性,同時簡單介紹了收發(fā)器宏單元接口（USB Transceiver Macrocell Interface,UTMI）。在此基礎(chǔ)上根據(jù)USB2.0設(shè)備控制器的特點(diǎn),提出了該設(shè)備控制器的設(shè)計方案。采用自頂向下的方法劃分系統(tǒng)模塊,將系統(tǒng)分為UTMI、UTMI接口、Packet處理單元、Endpoint單元、MCU接口六個模塊,并用Verilog HDL完成了USB2.0設(shè)備控制器的寄存器級（RTL）... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：77 頁

【學(xué)位級別】：碩士

【部分圖文】：

USB傳輸、事務(wù)、包及域的關(guān)系

一次批量傳輸?shù)腛UT事務(wù)中而不能向設(shè)備傳輸數(shù)據(jù)時，如果再次啟動OUT事務(wù)，則主機(jī)首先發(fā)起PING事務(wù)來詢問設(shè)備能否接收數(shù)據(jù)包。批量傳輸?shù)娜�種事務(wù)格式如圖2一16所示。IDLE高速轆出時標(biāo)記數(shù)據(jù)NAK}}STALL蔽刃}錯誤IDLE........口............ SSSTALLLLIDLE握手?jǐn)?shù)據(jù)出錯STALL}}NAK囪區(qū)甸…豁IDLE甩圈主機(jī)圖2一16巨口設(shè)備批量事務(wù)的格式

圖2-17控制傳輸建立階段的格式SETUP令牌包，接著是數(shù)據(jù)包，包設(shè)備正確收到這兩個包后，則返回被破壞了，它必須丟棄該數(shù)據(jù)并不和批量傳輸中的D刃OUT事務(wù)格式一的端點(diǎn)利用中斷的方式進(jìn)行數(shù)據(jù)傳輸?shù)闹袛啵�所以必須靠PC主機(jī)以周期PC傳送數(shù)據(jù)。由此可知，中斷傳輸知的“中斷”功能。輪詢的周期非失掉，但反之太高的話，則又會占去散的、不可預(yù)測的數(shù)據(jù)。輪詢周期是

【參考文獻(xiàn)】：
期刊論文
[1]USB設(shè)備控制器IP Core的設(shè)計與實現(xiàn)[J]. 孫豐軍,余春暄.  微計算機(jī)信息. 2005(22)
[2]一種高速USB設(shè)備控制器IP核的設(shè)計與實現(xiàn)[J]. 黃衛(wèi)華,朱向東,沈緒榜.  微電子學(xué)與計算機(jī). 2005(05)
[3]USB2.0接口IP核的開發(fā)與設(shè)計[J]. 阮利華,王祥,黃全平,周榮政,洪志良,蔣鳳仙.  復(fù)旦學(xué)報(自然科學(xué)版). 2005(01)
[4]USB2.0設(shè)備控制器IP核的Verilog HDL設(shè)計[J]. 周芳,吳寧.  南京師范大學(xué)學(xué)報(工程技術(shù)版). 2003(04)

碩士論文
[1]USB2.0通用串行總線IP核設(shè)計[D]. 陳欽樹.西安電子科技大學(xué) 2005



本文編號：2980455