發(fā)布時間：2021-01-14 12:33

　　現(xiàn)代微處理器和外部設(shè)備的通訊是通過中斷系統(tǒng)來完成的。隨著高性能微處理器的主頻越來越高,一個高效的中斷系統(tǒng)對提高微處理器的性能至關(guān)重要。本文在對中斷系統(tǒng)深入研究的基礎(chǔ)上,設(shè)計并實(shí)現(xiàn)了X微處理器的中斷系統(tǒng),并對其正確性進(jìn)行了驗(yàn)證。在X微處理器中,外部設(shè)備產(chǎn)生的中斷請求可以經(jīng)由本地中斷引腳、8259A可編程中斷控制器或高級可編程中斷控制器（APIC）提交給處理器核進(jìn)行處理。本地中斷引腳中除了可屏蔽中斷請求（INTR）外,其它都可以向處理器發(fā)出特定目的的中斷請求。X微處理器的APIC系統(tǒng)由三個部分組成:Local APIC,I/O APIC和APIC總線,在芯片內(nèi)部集成了Local APIC。APIC系統(tǒng)從本質(zhì)上來說就是將8259A可編程控制器、定時器等外部芯片的功能集成到了處理器內(nèi)部,并增加了對多處理器環(huán)境中處理器間中斷進(jìn)行處理的功能。在對Pentium系列微處理器的中斷系統(tǒng)深入研究的基礎(chǔ)上,本文通過一個基于Verilog語言的驗(yàn)證平臺在端口直接將本地中斷請求信號置為有效,對模擬結(jié)果進(jìn)行詳細(xì)的分析來驗(yàn)證是否正確實(shí)現(xiàn)了X微處理器對中斷系統(tǒng)的設(shè)計要求。實(shí)現(xiàn)了X微處理器的Local APIC,并利... 

【文章來源】：國防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁數(shù)】：84 頁

【學(xué)位級別】：碩士

【部分圖文】：

寄存器模擬結(jié)果

上升時間為50.5ps，下降時間為42.6ps，建立時間為108ps。圖3.5寄存器的版圖實(shí)現(xiàn)寄存器的版圖實(shí)現(xiàn)如圖3.5，共有30個晶體管，僅用了212.24um“的面積。3.3.，版本寄存器 LocalAPIC包括一個硬連線的版本寄存器，軟件可以用它來識別APIC的版本。此外，寄存器定義了 LVT(loealveetortable)的入口數(shù)量，如圖3.6所示。各區(qū)間的意義如下:(l)版本 :LoealAPIC的版本號。

BE3一BEO的值在RESET的下降沿被采入作為 APICID的值。圖4.1卿IC的使能圖4.1是根據(jù)在驗(yàn)證平臺中所加的激勵得到的模擬結(jié)果，從圖中可以看到在RESET的下降沿(IO00ns)處 PICDIAPICEN的值為1，即采樣到的值為l，APIC已被硬件使能。(2)引導(dǎo)系統(tǒng)進(jìn)入保護(hù)模式。進(jìn)入保護(hù)模式的過程實(shí)際上就是對處理器內(nèi)部的控制寄存器進(jìn)行設(shè)置，由于X微處理器給APIC寄存器分配的起始地址是FEEOO000H，需要將存儲管理寄存器中的段限設(shè)置為4G，否貝lJ對APIC寄存器訪問時將會由于越界而產(chǎn)生中斷。(3)寄存器的訪問。利用MOV指令對寄存器進(jìn)行訪問，并將其送到數(shù)據(jù)總線的接口上以便觀測

【參考文獻(xiàn)】：
期刊論文
[1]高性能微處理器設(shè)計技術(shù)[J]. 康寶祥,欒貴興.  小型微型計算機(jī)系統(tǒng). 1994(10)



本文編號：2976868