發(fā)布時(shí)間：2020-12-07 01:53

　　SRAM是計(jì)算機(jī)系統(tǒng)中的必不可少的組成部分,它扮演著直接與CPU對(duì)話的重要角色。尺寸不斷縮小的COMS工藝技術(shù)有利于提高SRAM性能,減小面積,降低功耗。與此同時(shí),由先進(jìn)工藝技術(shù)帶來的閾值電壓波動(dòng)和工作電壓降低影響了SRAM的穩(wěn)定性,尤其進(jìn)入65納米后,SRAM穩(wěn)定性面臨的挑戰(zhàn)更加嚴(yán)峻。先進(jìn)工藝下的SRAM穩(wěn)定性引起了包括Intel,Renesas,MIT等知名IC設(shè)計(jì)制造公司和科研院的極大關(guān)注。本論文研究分析了CMOS工藝和對(duì)SRAM穩(wěn)定性的影響,提出了一種基于直流分壓思想的穩(wěn)定性提高技術(shù),該技術(shù)通過降低讀周期內(nèi)的字線電壓提高讀穩(wěn)定性,降低寫周期內(nèi)的單元電壓提高寫穩(wěn)定性。與目前業(yè)界現(xiàn)有穩(wěn)定性提高技術(shù)相比,本論文所提技術(shù)有以下特點(diǎn):①字線電壓和存儲(chǔ)單元電壓調(diào)節(jié)采用可編程的方法,利于控制精確穩(wěn)定性;②電路實(shí)現(xiàn)簡單,易于集成到SRAM;③利用SRAM固有時(shí)序,無需額外時(shí)序控制;④版圖面積開銷小。本文所提技術(shù)用于65納米工藝SRAM設(shè)計(jì)。SRAM含有8K個(gè)位單元,存儲(chǔ)深度為256,每個(gè)存儲(chǔ)單元32位,其中字線64根,位線128根,單元面積為0.625um2,穩(wěn)定性提高電路的面積占總面積的比例... 

【文章來源】：蘇州大學(xué)江蘇省

【文章頁數(shù)】：68 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

SNM仿真電路

圖 4-14 寫輔助電路的 3 個(gè)晶體管版圖拉管的版圖，水平線是金屬 1 和金屬 3，金屬 1 用于晶體管間互連，金屬線 WL，上圖給出了兩個(gè)字線，WL[0]和 WL[1]，本設(shè)計(jì)中 SRAM 共有 6每次讀寫操作只有一根線高有效。金屬 2 是垂直線，可以看到 P[0],P[1],P[屬 2。為了完成下拉能力的精確匹配，三個(gè)下拉管采用手指型畫法，它們溝同，寬度之比為 1:2:4。增加下拉管是為了降低字線電壓，當(dāng)下拉管也受到工藝參數(shù)變化影響怎么中，采用匹配的辦法，可以消除全局參數(shù)變化的影響。3 個(gè)下拉管的位置放單元中傳輸管放置相同，都水平放，且晶體管長度相同。圖 4-15 是一個(gè)存版圖。

圖 4-14 寫輔助電路的 3 個(gè)晶體管版圖版圖，水平線是金屬 1 和金屬 3，金屬 1 用于晶體管間互上圖給出了兩個(gè)字線，WL[0]和 WL[1]，本設(shè)計(jì)中 SRAM操作只有一根線高有效。金屬 2 是垂直線，可以看到 P[0了完成下拉能力的精確匹配，三個(gè)下拉管采用手指型畫法之比為 1:2:4。管是為了降低字線電壓，當(dāng)下拉管也受到工藝參數(shù)變化匹配的辦法，可以消除全局參數(shù)變化的影響。3 個(gè)下拉管輸管放置相同，都水平放，且晶體管長度相同。圖 4-15

【參考文獻(xiàn)】：
期刊論文
[1]超深亞微米無負(fù)載四管與六管SRAMSNM的對(duì)比研究[J]. 屠睿,劉麗蓓,李晴,邵丙銑.  微電子學(xué)與計(jì)算機(jī). 2006(04)



本文編號(hào)：2902403