發(fā)布時間：2018-06-14 18:47

  本文選題：長期演進 + 數(shù)字信號處理器　； 參考：《計算機工程與設計》2015年01期

【摘要】：為在超標量(superscalar)和超長指令字(VLIW)雙模式混合架構的數(shù)字信號處理器上高效運行LTE通信系統(tǒng),分析LTE的物理層模型,找到系統(tǒng)中的性能瓶頸,針對性能瓶頸提出軟硬件協(xié)同設計的方法,對LTE關鍵算法進行優(yōu)化。選擇OFDM發(fā)射機和信道估計模塊進行重點研究,從算法層面進行分析和優(yōu)化,從處理器層面進行優(yōu)化,其中包括指令集的改進和處理器結構的調整。實驗結果表明,該方法有效可行,該處理器有良好的性能,LTE系統(tǒng)能在其上高效運行。
[Abstract]:In order to efficiently run the LTE communication system on the digital signal processor with superscalar and VLIW dual-mode hybrid architecture, the physical layer model of LTE is analyzed, and the performance bottleneck in the system is found. Aiming at the performance bottleneck, a method of hardware / software co-design is proposed to optimize the key algorithm of LTE. The OFDM transmitter and channel estimation module are selected to focus on the analysis and optimization from the algorithm level, and from the processor level to optimize, including the improvement of instruction set and the adjustment of processor structure. The experimental results show that this method is effective and feasible, and the processor has good performance on which the LTE system can run efficiently.
【作者單位】： 清華大學微電子所;
【基金】：“核高基”重大專項基金項目(2012ZX01034001-002)
【分類號】：TP332

【參考文獻】

相關期刊論文 前1條

1 沈鉦;何虎;楊旭;賈迪;孫義和;;Architecture Design of a Variable Length Instruction Set VLIW DSP[J];Tsinghua Science and Technology;2009年05期

【共引文獻】

相關期刊論文 前6條

1 楊惠;陳書明;萬江華;;一種基于VLIW DSP架構的高性能取指流水線[J];國防科技大學學報;2011年04期

2 杜勇;李秦華;陳峰揚;郭德源;李笑天;何虎;;VLIW-Superscalar混合結構處理器分支預測結構設計[J];計算機應用與軟件;2014年08期

3 李笑天;殷淑娟;何虎;;一種DSP周期精度高效建模方法[J];計算機應用研究;2015年01期

4 陳敏超;李麗斯;何虎;麻軍平;許杰;;實時高清多媒體監(jiān)控系統(tǒng)的安全實現(xiàn)[J];計算機工程與設計;2013年01期

5 辛曉寧;李萌;;一種16位定點式DSP核的設計及Modelsim仿真驗證[J];微電子學與計算機;2014年06期

6 張建正;秦曉衛(wèi);周武e，

本文編號：2018595