本文選題：模擬 + 仿真　； 參考：《高技術(shù)通訊》2014年07期

【摘要】：為了解決使用現(xiàn)場可編程門陣列(FPGA)進(jìn)行大規(guī)模片上多核處理器模擬的容量限制難題,提出了一種新穎的FPGA模擬方法。該方法通過混合真實(shí)的處理器核與偽造的處理器核,使用1個(gè)或2個(gè)FPGA即可模擬整個(gè)片上多核處理器,而且可以有效克服FPGA的容量限制問題,同時(shí)又不過多損害對多核處理器行為特征的有效模擬。用此方法實(shí)現(xiàn)了周期精確的全芯片模擬,并使用流片后的片上多核處理器芯片對此模擬方法進(jìn)行了有效性驗(yàn)證。實(shí)驗(yàn)很容易地實(shí)現(xiàn)了50MHz以上的模擬速度,比基于相同設(shè)計(jì)的軟件仿真快10萬倍以上。模擬速度的大幅度提升,使得可以啟動未經(jīng)修改的Linux操作系統(tǒng)和運(yùn)行完整的多用戶SPEC CPU2006 train測試集。這種混合真實(shí)處理器核與偽造處理器核的模擬方法為片上多核處理器的功能驗(yàn)證和性能評估提供了一種簡單高效的途徑。
[Abstract]:In order to solve the capacity limitation problem of large-scale on-chip multi-core processor simulation using FPGA (Field Programmable Gate Array), a novel FPGA simulation method is proposed. By mixing the real processor core with the fake processor core, one or two FPGA can be used to simulate the multi-core processor on the whole chip, and the problem of capacity limitation of FPGA can be overcome effectively. At the same time, it does not damage the effective simulation of multi-core processor behavior characteristics. This method is used to realize the full chip simulation with accurate cycle, and the validity of the simulation method is verified by using the on-chip multi-core processor chip behind the stream chip. The simulation speed of above 50MHz is easily realized, which is more than 100000 times faster than the software simulation based on the same design. The speed of the simulation is greatly improved, which makes it possible to start the unmodified Linux operating system and run the complete multiuser spec CPU2006 train test set. The simulation method of mixed real processor core and fake processor core provides a simple and efficient way to verify the function and evaluate the performance of multi-core processor on a chip.
【作者單位】： 計(jì)算機(jī)體系結(jié)構(gòu)國家重點(diǎn)實(shí)驗(yàn)室(中國科學(xué)院計(jì)算技術(shù)研究所);中國科學(xué)院計(jì)算技術(shù)研究所;中國科學(xué)院大學(xué);龍芯中科技術(shù)有限公司;
【基金】：國家“核高基”科技重大專項(xiàng)課題(2009ZX01028-002-003,2009ZX01029-001-003,2010ZX01036-001-002,2012ZX01029-001-002-002) 國家自然科學(xué)基金(61221062,61100163,61133004,61173001,61232009,61222204) 863計(jì)劃(2012AA010901,2012AA011002,2012AA012202,2013AA014301)資助項(xiàng)目
【分類號】：TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 張洋;;虞志益:引領(lǐng)多核處理器創(chuàng)新之路[J];中國發(fā)明與專利;2013年01期

2 羽路;;多核處理器悄然崛起[J];集成電路應(yīng)用;2005年05期

3 ;多核處理器強(qiáng)調(diào)多任務(wù)并行處理[J];每周電腦報(bào);2006年35期

4 馮磊;;多核處理器的數(shù)量裸奔[J];信息系統(tǒng)工程;2006年11期

5 張浩;蘭峰;;多核處理器基本原理及其在汽車領(lǐng)域中應(yīng)用的展望[J];汽車科技;2007年03期

6 何軍;王飆;;多核處理器的結(jié)構(gòu)設(shè)計(jì)研究[J];計(jì)算機(jī)工程;2007年16期

7 肖紅;;基于多核處理器系統(tǒng)開發(fā)中的幾個(gè)問題[J];廣東廣播電視大學(xué)學(xué)報(bào);2007年04期

8 張健浪;;三大于二,多核CPU之田忌賽馬[J];新電腦;2008年06期

9 都思丹;;前言:嵌入式多核處理器系統(tǒng)及視頻信號處理技術(shù)研究進(jìn)展[J];南京大學(xué)學(xué)報(bào)(自然科學(xué)版);2009年01期

10 黃國睿;張平;魏廣博;;多核處理器的關(guān)鍵技術(shù)及其發(fā)展趨勢[J];計(jì)算機(jī)工程與設(shè)計(jì);2009年10期

相關(guān)會議論文 前10條

1 郭建軍;戴葵;王志英;;一種多核處理器存儲層次性能評估模型[A];第八屆全國信息隱藏與多媒體安全學(xué)術(shù)大會湖南省計(jì)算機(jī)學(xué)會第十一屆學(xué)術(shù)年會論文集[C];2009年

2 彭林;張小強(qiáng);劉德峰;謝倫國;田祖?zhèn)?;一種挖掘多核處理器存儲級并行的算法[A];第15屆全國信息存儲技術(shù)學(xué)術(shù)會議論文集[C];2008年

3 劉杰;馬彥;葉維;高劍剛;;多核處理器存儲體系分析[A];第十五屆計(jì)算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

4 潘送軍;胡瑜;李曉維;;多核處理器瞬態(tài)故障敏感性分析[A];第五屆中國測試學(xué)術(shù)會議論文集[C];2008年

5 萬志濤;章恒;張若淵;;基于多核處理器的深度包檢測的實(shí)現(xiàn)和性能評估[A];中國通信學(xué)會信息通信網(wǎng)絡(luò)技術(shù)委員會2009年年會論文集（上冊）[C];2009年

6 方娟;張紅波;;多核處理器預(yù)取策略的研究[A];2010年全國開放式分布與并行計(jì)算機(jī)學(xué)術(shù)會議論文集[C];2010年

7 何軍;王飆;;通用多核處理器發(fā)展現(xiàn)狀和趨勢研究[A];第十五屆計(jì)算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

8 桂亞東;;高效能計(jì)算機(jī)技術(shù)展望[A];慶祝中國力學(xué)學(xué)會成立50周年暨中國力學(xué)學(xué)會學(xué)術(shù)大會’2007論文摘要集（下）[C];2007年

9 萬志濤;;基于多核處理器的面向時(shí)延敏感服務(wù)的云基礎(chǔ)架構(gòu)[A];中國通信學(xué)會信息通信網(wǎng)絡(luò)技術(shù)委員會2011年年會論文集（上冊）[C];2011年

10 陳遠(yuǎn)知;;多核處理器的里程碑——TILE64[A];全國第三屆信號和智能信息處理與應(yīng)用學(xué)術(shù)交流會�？痆C];2009年

相關(guān)重要報(bào)紙文章 前10條

1 記者 曹繼軍 顏維琦;我國多核處理器研究實(shí)現(xiàn)新突破[N];光明日報(bào);2012年

2 慶廣;多核處理器助力無線多媒體業(yè)務(wù)拓展[N];中國電子報(bào);2009年

3 北京大學(xué)計(jì)算語言所副所長 詹衛(wèi)東;多核服務(wù)器：計(jì)算優(yōu)勢更上層樓[N];計(jì)算機(jī)世界;2005年

4 北京大學(xué)計(jì)算語言所副所長 詹衛(wèi)東;雙/多核服務(wù)器 計(jì)算優(yōu)勢更上層樓[N];網(wǎng)絡(luò)世界;2005年

5 江南計(jì)算技術(shù)研究所 何正未;軟件滯后制約多核應(yīng)用[N];計(jì)算機(jī)世界;2006年

6 李梅　編譯;多核處理器新年井噴[N];計(jì)算機(jī)世界;2007年

7 英特爾產(chǎn)品與平臺市場部門數(shù)字家庭市場經(jīng)理 莊淳杰;多核將大行其道[N];計(jì)算機(jī)世界;2007年

8 本報(bào)記者 陳斌;多核處理器的未來路徑[N];計(jì)算機(jī)世界;2008年

9 王悅承;Oracle改變多核定價(jià)模式[N];中國計(jì)算機(jī)報(bào);2006年

10 ;多核：技術(shù)無懸念應(yīng)用待拓展[N];計(jì)算機(jī)世界;2008年

相關(guān)博士學(xué)位論文 前10條

1 柴松;片上多核處理器的調(diào)度算法研究[D];電子科技大學(xué);2014年

2 王淼;面向多核處理器的并行編譯及優(yōu)化關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2010年

3 魏海濤;面向多核處理器的數(shù)據(jù)流程序編譯關(guān)鍵技術(shù)研究[D];華中科技大學(xué);2010年

4 呂海;多核處理器芯片計(jì)算平臺中并行程序性能優(yōu)化的研究[D];北京工業(yè)大學(xué);2012年

5 李建華;片上多核處理器緩存子系統(tǒng)優(yōu)化的研究[D];中國科學(xué)技術(shù)大學(xué);2013年

6 杜建軍;共享高速緩存多核處理器的關(guān)鍵技術(shù)研究[D];重慶大學(xué);2011年

7 陳銳忠;非對稱多核處理器的若干調(diào)度問題研究[D];華南理工大學(xué);2013年

8 鄧林;單芯片多核處理器存儲優(yōu)化技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

9 呂正;多核處理器存儲系統(tǒng)的驗(yàn)證方法研究[D];西北大學(xué);2013年

10 張宇昂;三維多核處理器存儲關(guān)鍵技術(shù)研究[D];南京大學(xué);2015年

相關(guān)碩士學(xué)位論文 前10條

1 秦培斌;基于多核路由器的加密卡驅(qū)動系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D];西南交通大學(xué);2015年

2 張請;多核處理器關(guān)鍵技術(shù)研究[D];復(fù)旦大學(xué);2014年

3 陳帥軍;基于國產(chǎn)多核處理器核級冗余靜態(tài)綁定和動態(tài)綁定機(jī)制的研究[D];哈爾濱工業(yè)大學(xué);2015年

4 羅成;基于多核處理器的高速數(shù)碼印花機(jī)數(shù)據(jù)傳輸處理系統(tǒng)硬件設(shè)計(jì)[D];浙江大學(xué);2015年

5 宦維祥;基于眾核的多租戶網(wǎng)絡(luò)出訪問控制的研究[D];復(fù)旦大學(xué);2013年

6 楊杭軍;基于多核處理器的視頻編解碼并行算法研究[D];南京大學(xué);2013年

7 吳熙;JPEG壓縮編碼在嵌入式多核處理器上的優(yōu)化技術(shù)研究[D];武漢紡織大學(xué);2015年

8 王宗炎;基于OVP的多核處理器系統(tǒng)級建模與評估[D];復(fù)旦大學(xué);2014年

9 范少華;多核處理器映射關(guān)鍵技術(shù)研究[D];復(fù)旦大學(xué);2014年

10 裘凱;多核處理器映射關(guān)鍵技術(shù)研究[D];復(fù)旦大學(xué);2014年

，

本文編號：2014470