發(fā)布時(shí)間：2018-06-12 00:34

  本文選題：片上系統(tǒng) + 片上總線(xiàn)��； 參考：《西安電子科技大學(xué)》2013年碩士論文

【摘要】：由于半導(dǎo)體工藝技術(shù)的不斷發(fā)展，IC設(shè)計(jì)者能夠?qū)��?fù)雜的功能集成到單硅片上。正是在集成電路(IC)向集成系統(tǒng)(IS)轉(zhuǎn)變的潮流下，片上系統(tǒng)（SoC）應(yīng)運(yùn)而生。片上系統(tǒng)的產(chǎn)生使得基于IP重用的設(shè)計(jì)方法開(kāi)始出現(xiàn)，這對(duì)整合眾多IP有著重大意義，所以片上總線(xiàn)及其接口的效率決定了SoC的效率。 論文主要以DCR和OPB總線(xiàn)為基礎(chǔ)設(shè)計(jì)了多個(gè)可重用模塊，包括八路PWM模塊、四路頻率采集器模塊和三路光柵編碼器模塊。分析了它們的設(shè)計(jì)思路以及要達(dá)到的目標(biāo)。針對(duì)每一個(gè)模塊編寫(xiě)了對(duì)應(yīng)的測(cè)試激勵(lì)，使用直接測(cè)試方法，給各個(gè)模塊以特定的輸入，查看每個(gè)模塊的輸出結(jié)果。 模塊設(shè)計(jì)完成后，把每個(gè)模塊與對(duì)應(yīng)的總線(xiàn)相連時(shí)，但數(shù)據(jù)的輸入有時(shí)不會(huì)按照所預(yù)期的被采集到，通過(guò)加入同步模塊可以避免這種情況的發(fā)生。本文設(shè)計(jì)的三個(gè)模塊以重用于類(lèi)似的總線(xiàn)時(shí)序要求中。在其他芯片設(shè)計(jì)中如果用到這三個(gè)模塊時(shí)，直接使用，，省去了大量的設(shè)計(jì)的時(shí)間，這正是本論文的設(shè)計(jì)工作的意義。
[Abstract]:With the continuous development of semiconductor technology, IC designers can integrate complex functions onto monolithic wafers. It is under the trend that integrated circuit (IC) is transformed into integrated system (ISS) that the system on chip (SoC) emerges as the times require. The emergence of on-chip systems has led to the emergence of design methods based on IP reuse, which is of great significance to the integration of many IP. Therefore, the efficiency of SoC is determined by the efficiency of on-chip bus and its interface. Based on DCR and OPB bus, several reusable modules are designed in this paper, including eight PWM module, four frequency collector module and three grating encoder module. Analysis of their design ideas and objectives to be achieved. For each module to write the corresponding test incentives, using the direct test method, to each module with specific input, to view the output of each module. After the module design, each module is connected to the corresponding bus, However, the input of data is not always collected as expected, which can be avoided by adding synchronization module. The three modules designed in this paper are reused in similar bus timing requirements. If these three modules are used directly in other chip designs, a lot of design time is saved, which is the significance of the design work in this paper.
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2013
【分類(lèi)號(hào)】：TP336;TN47

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 慈艷柯,陳秀英,吳孫桃,郭東輝;片上系統(tǒng)的設(shè)計(jì)技術(shù)及其研究進(jìn)展[J];半導(dǎo)體技術(shù);2001年07期

2 田澤,張怡浩,于敦山,盛世敏,仇玉林;SoC片上總線(xiàn)綜述[J];半導(dǎo)體技術(shù);2003年11期

3 焦慧芳,賈新章;SOC系統(tǒng)設(shè)計(jì)技術(shù)發(fā)展與挑戰(zhàn)[J];電子產(chǎn)品可靠性與環(huán)境試驗(yàn);2004年02期

4 董楊鑫;鄭建宏;;SoC設(shè)計(jì)驗(yàn)證策略及方法學(xué)[J];電子質(zhì)量;2007年10期

5 邱寄帆,王海春,董曉紅;高速數(shù)據(jù)采集系統(tǒng)的DMA電路設(shè)計(jì)[J];成都航空職業(yè)技術(shù)學(xué)院學(xué)報(bào);2004年03期

6 尚會(huì)濱;張曉林;;一種基于省時(shí)考慮的深亞微米VLSI的物理驗(yàn)證方法[J];中國(guó)集成電路;2007年12期

7 周彩寶,劉應(yīng)學(xué);ARM體系以及AMBA總線(xiàn)分析[J];計(jì)算機(jī)工程;2003年05期

8 李晨;張鵬;李松法;;芯片級(jí)集成微系統(tǒng)發(fā)展現(xiàn)狀研究[J];中國(guó)電子科學(xué)研究院學(xué)報(bào);2010年01期

9 張麗媛,章軍,陳新華;三種SoC片上總線(xiàn)的分析與比較[J];山東科技大學(xué)學(xué)報(bào)(自然科學(xué)版);2005年02期

10 須自明;劉戰(zhàn);王國(guó)章;于宗光;;各種驗(yàn)證技術(shù)在SoC設(shè)計(jì)中的應(yīng)用[J];微計(jì)算機(jī)信息;2006年02期

相關(guān)碩士學(xué)位論文 前1條

1 吳向宇;SoC功能驗(yàn)證技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2006年

本文編號(hào)：2007402