發(fā)布時間：2018-06-10 06:02

  本文選題：高速通道 + 信號完整性��； 參考：《計算機工程與科學》2014年08期

【摘要】：信號傳輸速率是衡量高性能計算機系統(tǒng)的一項重要指標,隨著現(xiàn)代高性能計算系統(tǒng)中的信號傳輸速率達到并超過10Gbps,快速提高的信號速率使得高速通道的設計面臨嚴峻挑戰(zhàn)�；�于信號完整性仿真分析,對一款14Gbps高速通道進行優(yōu)化設計。通過手動3D建模與真實模型提取的混合建模技術(shù)提高仿真速度,采用全通道協(xié)同仿真預測高速通道的整體性能和瓶頸,并重點對過孔、介質(zhì)材料、線寬和線間距等進行仿真實驗與優(yōu)化,成功實現(xiàn)了14Gbps高速信號的穩(wěn)定傳輸。
[Abstract]:Signal transmission rate is an important index to measure high performance computer system. With the signal transmission rate of modern high performance computing system reaching and exceeding 10 Gbps, the design of high speed channel is facing a severe challenge due to the rapid increase of signal rate. Based on the simulation analysis of signal integrity, a 14 Gbps high-speed channel is optimized. The hybrid modeling technology of manual 3D modeling and real model extraction is used to improve the simulation speed. The overall performance and bottleneck of high-speed channel are predicted by full-channel collaborative simulation. The line width and line spacing are simulated and optimized, and the stable transmission of 14Gbps high speed signal is successfully realized.
【作者單位】： 國防科學技術(shù)大學計算機學院;
【分類號】：TP38

【相似文獻】

相關(guān)期刊論文 前10條

1 張楷,趙博;一種新的高速計算機信號完整性分析技術(shù)[J];國外電子測量技術(shù);2003年05期

2 買春法;;DDR2器件HY5PS121621BFP在嵌入式系統(tǒng)中的應用[J];國外電子元器件;2008年04期

3 曹勁;;RapidIO背板信號完整性測試方法[J];電訊技術(shù);2011年01期

4 張軍;蔡曄;;基于龍芯2F的車載和便攜設備系統(tǒng)設計[J];微計算機信息;2009年14期

5 鄒志強;嵌入式雙Pentium Ⅲ單板的高速PCB設計[J];計算機工程;2003年09期

6 蒙修德,張慶祥;基于ADSP21160的高速并行信號處理板設計[J];電子工程師;2003年06期

7 李聰;張同賀;陳寶國;尚超;;基于HyperLynx的DSP系統(tǒng)信號完整性仿真與改進[J];戰(zhàn)術(shù)導彈技術(shù);2011年04期

8 段琳;張?zhí)煨?顏露新;;高性能DSP并行系統(tǒng)設計中SI仿真技術(shù)的應用[J];計算機工程與應用;2006年16期

9 吳少校;蔡曄;史崗;劉金剛;;基于龍芯處理器網(wǎng)絡計算機的設計與實現(xiàn)[J];計算機工程與設計;2008年17期

10 楊功立,劉春紅,王曉東;基于IBIS模型的仿真分析在高速服務器主板GS MB-1中的應用[J];應用科技;2003年10期

相關(guān)會議論文 前6條

1 惠平;李慧軍;曹松;;用于低端系統(tǒng)的高速總線接口設計與實現(xiàn)[A];中國空間科學學會空間探測專業(yè)委員會第十七次學術(shù)會議論文集[C];2004年

2 林敏;姜宏旭;李波;;基于雙DSP和FPGA的實時圖像處理系統(tǒng)設計[A];全國第二屆嵌入式技術(shù)聯(lián)合學術(shù)會議論文集[C];2007年

3 黃進;;并行SCSI LVD接口的終端匹配技術(shù)[A];第16屆中國過程控制學術(shù)年會暨第4屆全國故障診斷與安全性學術(shù)會議論文集[C];2005年

4 趙愛君;;DDR SDRAM原理介紹及其MPC8548 DDR2控制器參數(shù)配置[A];2010中國儀器儀表學術(shù)、產(chǎn)業(yè)大會（論文集2）[C];2010年

5 張穎;李華偉;李曉維;胡瑜;;SOC總線串擾的精簡MT測試集[A];第五屆中國測試學術(shù)會議論文集[C];2008年

6 魯翔;王巍;;基于FPGA的DDR2 SDRAM控制器的設計[A];全國第4屆信號和智能信息處理與應用學術(shù)會議論文集[C];2010年

相關(guān)重要報紙文章 前3條

1 記者 米笑;賽靈思Virterx-Ⅱ增強IP設計能力[N];中國計算機報;2001年

2 可文;PMC推出光纖通道控制器產(chǎn)品[N];通信產(chǎn)業(yè)報;2003年

3 ;華碩V8460Ultra 豪華版[N];中國計算機報;2002年

相關(guān)碩士學位論文 前10條

1 薛小菁;基于Pentium M的移動計算結(jié)構(gòu)設計與信號完整性分析[D];上海師范大學;2004年

2 李琳;基于ARM的平臺設計和系統(tǒng)移植[D];天津工業(yè)大學;2006年

3 周欣;臺式電腦主板信號完整性（SI）檢測方法的設計及應用[D];中國地質(zhì)大學;2007年

4 楊功立;基于“龍芯”CPU的高性能安全服務器主板的設計與研究[D];哈爾濱工程大學;2003年

5 黃河;基于TMS320C6201 DSP的信號處理平臺設計及實現(xiàn)[D];電子科技大學;2003年

6 趙凱;簡指令微處理器（RISC）的全流程設計[D];山東大學;2005年

7 王洛欣;高速并行總線接口的信號完整性分析與設計[D];西北大學;2006年

8 洪杰;模型編譯器及其在互連建模和信號完整性分析中的應用[D];上海交通大學;2007年

9 張蔥仔;對象存儲控制器的硬件設計與實現(xiàn)[D];華中科技大學;2006年

10 羅昊;嵌入式信息終端硬件設計及低功耗和信號完整性研究[D];清華大學;2006年

，

本文編號：2002217