發(fā)布時(shí)間：2024-07-04 23:59

　　高分辨率事件計(jì)時(shí)技術(shù)用于精確測(cè)量事件發(fā)生時(shí)刻,涉及模擬數(shù)字電路、精密測(cè)量?jī)x器、高速信號(hào)處理等多學(xué)科知識(shí)。在各個(gè)領(lǐng)域有著廣泛的應(yīng)用,比如激光測(cè)距、激光成像雷達(dá)、衛(wèi)星發(fā)射、遠(yuǎn)距離星地對(duì)時(shí)、導(dǎo)航通信與定位、高速信號(hào)測(cè)試儀器等許多方面。本文圍繞高分辨率事件計(jì)時(shí)器展開研究,經(jīng)過方案論證、硬件電路仿真設(shè)計(jì)、數(shù)字邏輯設(shè)計(jì)、上位機(jī)軟件編寫和實(shí)驗(yàn)驗(yàn)證,實(shí)現(xiàn)了LSB為5ps的高分辨率事件計(jì)時(shí)器設(shè)計(jì),具體包括:1、深入分析了基于TAC的高分辨率時(shí)間間隔測(cè)量原理,探討了該方法測(cè)量速度較慢和溫度漂移明顯的問題,并結(jié)合項(xiàng)目實(shí)際需求,給出了電路改進(jìn)和實(shí)現(xiàn)方案。2、在總體方案的基礎(chǔ)上,完成核心器件的選型。硬件電路設(shè)計(jì)采用模塊化設(shè)計(jì)思想,主要包括比較器整形模塊,邏輯控制模塊、時(shí)間間隔測(cè)量模塊、鎖相時(shí)鐘模塊,自校正模塊、系統(tǒng)狀態(tài)監(jiān)測(cè)模塊和ARM。針對(duì)不同模塊,給出設(shè)計(jì)思路,其中基于雙恒流源結(jié)構(gòu)的TAC電路解決了電容電荷恢復(fù)時(shí)間過長(zhǎng)的問題,在保證測(cè)量精度的前提下,提升測(cè)量重復(fù)率。3、高分辨率計(jì)時(shí)器系統(tǒng)采用FPGA+RAM的架構(gòu)實(shí)現(xiàn)數(shù)據(jù)的采集、處理和傳送,其中FPGA與分立元器件協(xié)同配合實(shí)現(xiàn)多通道獨(dú)立測(cè)量。邏輯設(shè)計(jì)采用自頂向...

【文章頁數(shù)】：90 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖2-1通用計(jì)數(shù)法工作波形圖

第二章事件計(jì)時(shí)器原理及方案論述5第二章事件計(jì)時(shí)器原理及方案論述本章介紹了主流的高分辨率事件計(jì)時(shí)器測(cè)量方法，接著比對(duì)分析不同計(jì)時(shí)器方法，最后給出適合本課題的測(cè)量方案。根據(jù)項(xiàng)目需求，設(shè)計(jì)目標(biāo)的優(yōu)先級(jí)也不同，接下來幾節(jié)將主要分析高分辨率事件計(jì)時(shí)器基本原理以及幾種常見的時(shí)間測(cè)量方法。2.....

圖3-8雙恒流源電路仿真圖

電子科技大學(xué)碩士學(xué)位論文26真圖：圖3-8雙恒流源電路仿真圖圖3-8可以看出，在電容兩端電壓下降時(shí)有上沖的過程，結(jié)束的時(shí)候能看到信號(hào)的下沖。這是由于仿真所用的三極管導(dǎo)通關(guān)斷速率太慢所致，為了得到更好的線性性，選用更加高速三極管。與此同時(shí)，仿真分析得到不同電容在不同充放電所呈現(xiàn)的線....

圖3-10ADC周圍電路原理圖

第三章事件計(jì)時(shí)器硬件電路設(shè)計(jì)29圖3-10ADC周圍電路原理圖如圖3-10所示：ADC選用ADI公司的16位、采樣速率為1MSPS的AD7980。采用SPI通訊協(xié)議，通訊引腳分別對(duì)應(yīng)原理圖中的AD1_SCLK、AD1_SDO和AD1_CS。ADC的輸入?yún)⒖茧娖綖?V，輸出TTL電....

圖3-11ADC量化波形圖

第三章事件計(jì)時(shí)器硬件電路設(shè)計(jì)29圖3-10ADC周圍電路原理圖如圖3-10所示：ADC選用ADI公司的16位、采樣速率為1MSPS的AD7980。采用SPI通訊協(xié)議，通訊引腳分別對(duì)應(yīng)原理圖中的AD1_SCLK、AD1_SDO和AD1_CS。ADC的輸入?yún)⒖茧娖綖?V，輸出TTL電....

本文編號(hào)：4000726