發(fā)布時(shí)間：2020-12-12 16:19

　　模數(shù)轉(zhuǎn)換器（Analog-to-Digital Converter,ADC）是絕大多數(shù)電子系統(tǒng)中必不可少的模塊,而模數(shù)轉(zhuǎn)換器的性能也較大程度地制約著電子系統(tǒng)的整體性能。在模數(shù)轉(zhuǎn)換器的各種結(jié)構(gòu)中,逐次逼近寄存器（Successive Approximation Register,SAR）ADC因?yàn)槠湎到y(tǒng)結(jié)構(gòu)簡(jiǎn)單且不需要大功耗的模塊,使其在低功耗的應(yīng)用方面遠(yuǎn)超其它結(jié)構(gòu)。并且,隨著集成電路先進(jìn)工藝的發(fā)展,電源電壓越來(lái)越低,MOS管的本征增益也逐漸降低,這使得傳統(tǒng)純模擬電路設(shè)計(jì)挑戰(zhàn)越來(lái)越高。而SAR ADC由于其高度數(shù)字化的結(jié)構(gòu),使得它在先進(jìn)工藝下性能越發(fā)出色,成為當(dāng)前模數(shù)轉(zhuǎn)換器領(lǐng)域內(nèi)的研究熱門(mén)。移動(dòng)電子設(shè)備的能源供給普遍來(lái)自于電池與能量采集模塊,設(shè)備的持續(xù)使用時(shí)間嚴(yán)重影響用戶的使用體驗(yàn),所以低壓低功耗SAR ADC的研究成為了必要。SAR ADC的基本組成模塊有:采樣電路、電容陣列、比較器以及控制邏輯。本文逐模塊地詳細(xì)分析了各模塊的性能對(duì)SAR ADC整體的影響,并且針對(duì)限制SAR ADC低壓低功耗性能的瓶頸進(jìn)行了分析和改進(jìn),并通過(guò)模型、電路仿真以及測(cè)試等手段對(duì)本文中的設(shè)計(jì)和分析進(jìn)行驗(yàn)證。采... 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：124 頁(yè)

【學(xué)位級(jí)別】：博士

【部分圖文】：

圖1-2時(shí)鐘泵升電路

圖 1-3 多級(jí)級(jí)聯(lián)自舉電路壓下雖然可以用時(shí)鐘泵升電路來(lái)實(shí)現(xiàn)采樣，但如果 ADC 系結(jié)果時(shí)，簡(jiǎn)單的時(shí)鐘泵升電路已無(wú)法滿足設(shè)計(jì)需要。由于 Mer 提出的自舉電路無(wú)法實(shí)現(xiàn)多級(jí)級(jí)聯(lián)，也無(wú)法滿足設(shè)計(jì)指標(biāo)的

將傳統(tǒng)電容陣列中的高位電容每一位都分裂成均等的兩個(gè)子電容。在每一次的翻轉(zhuǎn)階段只需要翻轉(zhuǎn)其中一個(gè)子電容即可，并且每一對(duì)電容陣列在一次采樣周期內(nèi)僅需要進(jìn)行一次翻轉(zhuǎn)，這樣就節(jié)省了大量的翻轉(zhuǎn)能量。

【參考文獻(xiàn)】：
期刊論文
[1]一種用于無(wú)線收發(fā)機(jī)的11 bit 150 MS/s Sub-range SAR ADC IP[J]. 何秀菊,薛春瑩,王亞,李福樂(lè),張春,姜學(xué)平.  微電子學(xué)與計(jì)算機(jī). 2017(05)
[2]用于植入式醫(yī)療裝置的逐次逼近式模數(shù)轉(zhuǎn)換器[J]. 張鴻,張牡丹,張杰,趙陽(yáng),張瑞智.  西安交通大學(xué)學(xué)報(bào). 2015(02)
[3]SAR ADC中一種比較器失調(diào)和噪聲容忍的模型[J]. 高俊楓,李梁,李廣軍,李強(qiáng),郭志勇.  電子科技大學(xué)學(xué)報(bào). 2014(05)



本文編號(hào)：2912896