靜電放電是指攜帶靜電荷的物體在相互接觸時電荷發(fā)生轉移的放電現(xiàn)象,會產(chǎn)生瞬態(tài)的高壓和大電流。隨著半導體特征尺寸越來越小和集成電路規(guī)模不斷擴大,半導體器件對ESD事件的抵抗力逐漸減弱,ESD事件造成的芯片失效和良率降低等問題也得到了越來越多人的關注。這種情況下,集成電路的ESD保護網(wǎng)絡設計成為芯片開發(fā)過程中必不可少的環(huán)節(jié)。本文的研究內(nèi)容主要集中于全芯片ESD防護方案設計。首先,介紹了ESD保護領域的理論知識,包括ESD設計窗口的計算方法、基礎ESD器件的工作原理、全芯片ESD防護網(wǎng)絡的設計策略等。隨后基于0.18μm BCD工藝,對集成電路的ESD防護設計進行了詳細的介紹,主要涉及到ESD保護器件的設計和全芯片ESD防護方案設計兩個部分。在ESD保護器件設計中,本文主要研究了降低GGNMOS觸發(fā)電壓的各種方法,包括增加ESD層、使用柵極電阻等。還利用GGNMOS和PMLSCR設計出了適用于高壓電路的堆疊器件,驗證了堆疊器件的觸發(fā)電壓和維持電壓可以隨堆疊單元個數(shù)的增加而成倍的增大,解決了高壓防護領域中ESD器件觸發(fā)電壓較低、易發(fā)生閂鎖的問題。對于高壓雙向端口的ESD防護,使用了工藝提供的LD... 

【文章來源】：電子科技大學四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：71 頁

【學位級別】：碩士

【部分圖文】：

高壓芯片的應用領域[5]

ESD失效大致可以分為硬失效和軟失效兩種[7],能夠通過多種檢測手段判斷出器件或者電路的失效原因。硬失效的主要原因是熱熔斷或者介質擊穿,一般在測試時發(fā)現(xiàn)開路、短路、漏電流明顯增大和器件的I-V特性曲線偏移等都是硬失效的表現(xiàn)形式。ESD造成的大電流會導致電路內(nèi)部局部熱量過高,造成金屬線熔斷、PN結燒毀,而電壓過大則會發(fā)生柵氧化層擊穿,圖2-1是電子顯微鏡拍攝到的ESD事件造成器件硬失效的現(xiàn)象。軟失效的主要表現(xiàn)為漏電流緩慢增大,并且不超過1μA,軟失效一般來說是可以恢復的,不會對器件的工作能力造成太大的影響,但是會降低器件的使用壽命。以下介紹幾種常見的失效方式:

HBM模型的等效電路如圖2-2(a)所示。RESD為人體等效電阻1500?,CESD為人體等效電容100pF[10]。首先將開關撥到左側,高壓穩(wěn)壓電源Vs向人體等效電容CESD充電,能夠模擬人體帶電的過程,之后將開關撥向右側,充滿電的電容CESD通過人體等效電阻RESD向被測器件放電,該過程模擬了攜帶靜電的人體向芯片的引腳放電的過程。由于人體等效電阻RESD阻值較大,因此HBM模型的特點是放電時間長、峰值電流小、波形平緩,如圖2-2(b)所示,該模型的波形脈沖上升時間約為2~10ns,脈沖寬度約為100~150ns。芯片在設計ESD電路時就需要考慮到能夠防護的HBM等級,HBM保護等級可以參考表2-1列出的行業(yè)劃分標準。HBM的保護能力可以用ESD電壓除以人體等效電阻1500Ω得到的等效電流表示,因此在設計ESD器件時,器件的失效電流需要大于HBM的等效電流。一般來說,商用產(chǎn)品需要達到2000V的HBM保護能力,軍用產(chǎn)品的保護能力需要達到8000V,要求更高。


本文編號：2907644