基于FPGA的位同步電路設(shè)計
[Abstract]:In the realization of self-synchronization based on FPGA, the digital phase-locked technology is applied to extract the synchronous pulse from the received bitstream quickly to sample the input symbol correctly. Based on the phase counter, the method of phase segmentation adjustment is used to classify the phase discrimination results, and the phase count value is adjusted quickly to generate the synchronous pulse. The bit synchronization circuit is realized by Xilinx FPGA, and the working process of the circuit is analyzed with the simulation waveform. The results show that the circuit has the advantages of less resource, high synchronization speed, and can tolerate a certain degree of input symbol jitter. The designed circuit can work stably in the actual communication link.
【作者單位】: 上海鏗騰電子科技有限公司;
【分類號】:TN791
【相似文獻】
相關(guān)期刊論文 前10條
1 趙秋明;何克森;陳小飛;;基于System Generator的內(nèi)插位同步法[J];桂林電子科技大學(xué)學(xué)報;2014年02期
2 史國新;;基帶信號中位同步提取的幾種方法[J];無線電通信技術(shù);1991年04期
3 鄭惠群,高小雁,王成福;基于MATLAB/Simulink的位同步電路仿真與分析[J];寧波大學(xué)學(xué)報(理工版);2003年03期
4 龔初光;王士林;;一種新穎的快速位同步技術(shù)[J];軍事通信技術(shù);1982年03期
5 周大剛;801H機數(shù)字化處理的位同步提取方案[J];河海大學(xué)機械學(xué)院學(xué)報;1997年04期
6 方思覺;劉潔文;;分相碼的位同步提取[J];通訊裝備;1982年05期
7 周承紅;楊天祥;;窄帶濾波——0單片鎖相環(huán)的位同步提取電路[J];電子技術(shù);1987年03期
8 許銀伍;鄢茂林;陳裕萍;;一種基于馬爾可夫模型的快速位同步環(huán)路[J];無線電工程;2006年07期
9 殷明;數(shù)字鎖相法實現(xiàn)位同步[J];河海大學(xué)常州分校學(xué)報;2001年03期
10 董立橋;;積分位同步原理及其HDL實現(xiàn)[J];無線電工程;2006年06期
相關(guān)重要報紙文章 前1條
1 記者 趙靜 張著昶 晏武芳;在趕超跨越中實現(xiàn)增比進位同步小康[N];銅仁日報;2012年
相關(guān)碩士學(xué)位論文 前3條
1 江黎;通用高速遙測接收位同步板卡設(shè)計[D];電子科技大學(xué);2009年
2 盧穩(wěn)新;高速數(shù)據(jù)傳輸中的位同步技術(shù)研究[D];西安電子科技大學(xué);2014年
3 高玉霞;DMR系統(tǒng)中位同步的研究與實現(xiàn)[D];西安電子科技大學(xué);2011年
,本文編號:2385192
本文鏈接:http://www.lk138.cn/kejilunwen/dianzigongchenglunwen/2385192.html