發(fā)布時(shí)間：2021-01-16 02:30

　　針對(duì)于現(xiàn)有工作中面向粗粒度可重構(gòu)結(jié)構(gòu)（CGRA）的不足,提出一種新型的粗顆粒度可重構(gòu)架構(gòu),這種新的架構(gòu),減少了原有的架構(gòu)的內(nèi)部連線,使框架清晰化,降低芯片功耗,提升編譯優(yōu)化速度。 

【文章來(lái)源】：科學(xué)技術(shù)創(chuàng)新. 2020,(15)

【文章頁(yè)數(shù)】：2 頁(yè)

【部分圖文】：

CGRA的映射示例

本文提出的粗粒度可重構(gòu)結(jié)構(gòu)的基本思路和結(jié)構(gòu)框圖如圖2所示。本文根據(jù)媒體算法應(yīng)用構(gòu)建了新型可重構(gòu)架構(gòu)，算子單元(PE)與傳統(tǒng)的CGRA中算子單元不完全一樣，傳統(tǒng)CGRA的PE單元是統(tǒng)一的，但文中的PE單元進(jìn)行分類，這樣做的目的是能有效滿足資源的利用率。功能PE單元分類為不同的算子單元，例如乘，加，比較等。基本思路就是將二維全交叉的結(jié)構(gòu)，通過(guò)功能分類，將其分為4類，每類為一個(gè)基本單元，基本單元之間進(jìn)行全交叉輸出，最終單元簇之間再進(jìn)行全交叉互聯(lián)的結(jié)構(gòu)。在完成所需功能的基礎(chǔ)上，減少了編譯優(yōu)化的時(shí)間，提升了g EDA圖層次清晰度。

【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的粗粒度可重構(gòu)系統(tǒng)拓?fù)渚W(wǎng)絡(luò)結(jié)構(gòu)開(kāi)發(fā)[J]. 龐科,史再峰,周佳慧,陳可鑫.  天津大學(xué)學(xué)報(bào)(自然科學(xué)與工程技術(shù)版). 2018(05)
[2]關(guān)鍵循環(huán)到粗粒度可重構(gòu)體系結(jié)構(gòu)的存儲(chǔ)感知映射[J]. 楊子煜,趙鵬,王大偉,李思昆.  國(guó)防科技大學(xué)學(xué)報(bào). 2012(06)



本文編號(hào)：2979979