發(fā)布時(shí)間：2020-12-11 09:00

　　隨著半導(dǎo)體工藝的不斷發(fā)展,微處理器芯片朝著更小的特征尺寸、更低的工作電壓和更高的時(shí)鐘頻率的方向發(fā)展。更高的集成度能夠帶來(lái)更強(qiáng)勁的性能和更小的芯片體積,適應(yīng)更加豐富的應(yīng)用場(chǎng)景,但也使得微處理器對(duì)粒子輻射、電磁干擾、電壓擾動(dòng)等因素變得更加敏感。此外,在一些航空航天等苛刻的關(guān)鍵任務(wù)中,微處理器芯片極易受到空間輻射環(huán)境中各種能量粒子的撞擊而產(chǎn)生單粒子效應(yīng),從而引發(fā)軟錯(cuò)誤,嚴(yán)重影響微處理器的可靠性。傳統(tǒng)的評(píng)估技術(shù)主要集中于發(fā)生在存儲(chǔ)單元中的單粒子翻轉(zhuǎn)。近年來(lái)有研究表明,隨著時(shí)鐘頻率的不斷上升,特征尺寸的不斷減小,單粒子瞬態(tài)的影響占據(jù)了越來(lái)越關(guān)鍵的地位。在軟錯(cuò)誤敏感性評(píng)估領(lǐng)域,故障注入作為一種有效、靈活并且方便的方法受到研究人員的廣泛關(guān)注,但也存在著許多不足。為了自動(dòng)快速的對(duì)微處理器進(jìn)行軟錯(cuò)誤敏感性評(píng)估,本文對(duì)基于FPGA故障注入的方法進(jìn)行了研究。本文首先對(duì)FPGA的內(nèi)部結(jié)構(gòu)、工作原理、開(kāi)發(fā)環(huán)境和開(kāi)發(fā)流程進(jìn)行簡(jiǎn)單的介紹。然后采用模塊化的方法對(duì)PIC16F54微處理器進(jìn)行設(shè)計(jì),并在FPGA上實(shí)現(xiàn)和驗(yàn)證。接著提出一種基于FPGA的微處理器SEU軟錯(cuò)誤敏感性評(píng)估方法,在FPGA芯片上同步運(yùn)行有故障和無(wú)故... 

【文章來(lái)源】：合肥工業(yè)大學(xué)安徽省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：75 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

輻射粒子轟擊CMOS晶體管

FPGA結(jié)構(gòu)

圖 2.4 IOB 內(nèi)部結(jié)構(gòu)Fig 2.4 The internal structure of IOB隨著FPGA技術(shù)的發(fā)展，現(xiàn)在的FPGA芯片上還會(huì)集成存儲(chǔ)器資源（BlockRAM和Select RAM）、數(shù)字時(shí)鐘管理單元(Digital clock management，DCM)、I/O多電平標(biāo)準(zhǔn)兼容（Select I/O）、算數(shù)運(yùn)算單元（乘法器、加法器）、特殊功能模塊（MAC 等IP 核）、微處理器（Power PC 等處理器），可以滿足不同的應(yīng)用場(chǎng)景，為開(kāi)發(fā)者和用戶提供更好的服務(wù)。2.1.2 FPGA 的工作原理隨著FPGA技術(shù)的快速發(fā)展，其內(nèi)部結(jié)構(gòu)和工作原理也呈現(xiàn)多樣化的趨勢(shì)。目前主流的FPGA芯片都是基于靜態(tài)隨機(jī)存儲(chǔ)器（Static RandomAccessMemory ，SRAM）原理來(lái)實(shí)現(xiàn)可編程配置的。SRAM型FPGA通過(guò)加載預(yù)先存儲(chǔ)在PROM或者Flash等存儲(chǔ)器里的數(shù)據(jù)來(lái)配置SRAM單元，從而確定FPGA內(nèi)部各種可編程資源實(shí)現(xiàn)的邏輯功能和各模塊間相應(yīng)的連接關(guān)系。配置存儲(chǔ)器單元主要由2個(gè)CMOS反相器和1個(gè)用來(lái)控制讀寫(xiě)的MOS管組成，

【參考文獻(xiàn)】：
期刊論文
[1]抗單粒子翻轉(zhuǎn)的低功耗鎖存器設(shè)計(jì)[J]. 梁華國(guó),李昕,王志,黃正峰.  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 2017(08)
[2]40 nm CMOS工藝下的低功耗容軟錯(cuò)誤鎖存器[J]. 黃正峰,王世超,歐陽(yáng)一鳴,易茂祥,梁華國(guó).  電子與信息學(xué)報(bào). 2017(06)
[3]一種基于FPGA的微處理器軟錯(cuò)誤敏感性分析方法[J]. 梁華國(guó),孫紅云,孫駿,黃正峰,徐秀敏,易茂祥,歐陽(yáng)一鳴,魯迎春,閆愛(ài)斌.  電子與信息學(xué)報(bào). 2017(01)
[4]65nm工藝下單粒子加固鎖存器設(shè)計(jì)[J]. 黃正峰,錢棟良,梁華國(guó),易茂祥,歐陽(yáng)一鳴,閆愛(ài)斌.  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 2016(08)
[5]考慮單粒子多瞬態(tài)故障的數(shù)字電路失效概率評(píng)估[J]. 梁華國(guó),袁德冉,閆愛(ài)斌,黃正峰.  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 2016(03)
[6]考慮NBTI效應(yīng)的組合電路軟錯(cuò)誤率計(jì)算方法[J]. 閆愛(ài)斌,梁華國(guó),黃正峰,蔣翠云.  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 2015(08)
[7]基于故障概率的組合電路軟錯(cuò)誤率分析[J]. 閆愛(ài)斌,梁華國(guó),黃正峰,袁德冉.  電子測(cè)量與儀器學(xué)報(bào). 2015(03)
[8]基于時(shí)序優(yōu)先的電路容錯(cuò)混合加固方案[J]. 黃正峰,陳凡,蔣翠云,梁華國(guó).  電子與信息學(xué)報(bào). 2014(01)
[9]一種交替互補(bǔ)的雙狀態(tài)機(jī)自恢復(fù)方案[J]. 陳秀美,梁華國(guó),黃正峰,吳珍妮,曹源.  計(jì)算機(jī)研究與發(fā)展. 2012(01)
[10]龍芯1號(hào)處理器的故障注入方法與軟錯(cuò)誤敏感性分析[J]. 黃海林,唐志敏,許彤.  計(jì)算機(jī)研究與發(fā)展. 2006(10)

博士論文
[1]輻照環(huán)境中通信數(shù)字集成電路軟錯(cuò)誤預(yù)測(cè)建模研究[D]. 周婉婷.電子科技大學(xué) 2014
[2]集成電路單粒子效應(yīng)建模與加固方法研究[D]. 劉必慰.國(guó)防科學(xué)技術(shù)大學(xué) 2009



本文編號(hào)：2910249