發(fā)布時間：2024-06-29 15:42

　　時間序列控制儀是武器外彈道多站點測試試驗和戰(zhàn)斗部靜爆試驗的重要技術(shù)裝備之一。論文總結(jié)了傳統(tǒng)時間序列控制儀優(yōu)缺點,針對傳統(tǒng)時間序列控制儀延時通道少,智能化程度低,不便于攜帶,延時精度差的缺點,按照某單位兵器試驗要求,在模塊化設計思想的指導下,設計了一種多路時間序列控制儀。 1)論文研究和分析了現(xiàn)有時間序列控制技術(shù)的發(fā)展現(xiàn)狀,論述了時間序列控制儀的工作原理,采用單片機配合可編程邏輯器件的時序控制方法設計了多路時間序列控制儀的總體方案。 2)完成了多路時間序列控制儀硬件電路和時序控制邏輯電路設計,對時序控制邏輯電路進行了功能和時序仿真。多路時序控制儀硬件電路由主單片機控制單元、時序控制單元、輸入信號隔離單元、輸出信號隔離和驅(qū)動單元組成。時序控制邏輯電路內(nèi)嵌到時序控制單元的FPGA內(nèi)部,完成輸入觸發(fā)信號的時序控制和延時時刻觸發(fā)信號的輸出,包括輸入觸發(fā)信號調(diào)理模塊、地址譯碼控制模塊、延時時間鎖存模塊、時序控制模塊和脈寬整形模塊。 3)設計了多路時序控制儀控制程序,由主單片機程序和從單片機程序組成,實現(xiàn)脫機模式和聯(lián)機模式下延時時間的獲取和裝載,控制儀器整體和各模塊的工作狀態(tài)。 4)設計了多路時間序...

【文章頁數(shù)】：67 頁

【學位級別】：碩士

【部分圖文】：

圖１時序控制儀組成框圖

圖１　時序控制儀組成框圖Ｆｉｇ．１　Ｔｈｅ�。猓欤铮悖搿。洌椋幔纾颍幔怼。铮妗。簦椋恚濉。螅澹瘢酰澹睿悖濉。悖铮睿簦颍铮欤欤澹颉　�時序控制儀的工作流程分為測試準備階段和測試執(zhí)行階段．測試準備階段獲取各路延時時間并傳輸給相應的時序控制電路模塊中，等待輸入觸發(fā)信號；測試執(zhí)行階段實現(xiàn)各....

圖２時序控制電路模塊組成框圖

８　第２期　　　　　　　　　　　　　倪晉平等：一種多路時間序列控制儀的設計與實現(xiàn)

圖３計數(shù)時序邏輯原理圖

圖３　計數(shù)時序邏輯原理圖Ｆｉｇ．３�。裕瑁濉。穑颍椋睿悖椋穑欤濉。铮妗。悖铮酰睿簦椋睿纭。簦澹恚穑铮颍幔臁。欤铮纾椋恪　±�用ＱｕａｒｔｕｓⅡ軟件的自帶的仿真功能對計數(shù)時序邏輯進行時序仿真，其時序仿真如圖４所示，預設延時數(shù)據(jù)為５５，則對應的延時時間為５．....

圖４計數(shù)時序邏輯時序仿真圖

邏輯電路的最終輸出，經(jīng)驅(qū)動電路驅(qū)動后，直接觸發(fā)測試設備工作．脈寬調(diào)整邏輯原理如圖５所示．圖５中，Ｕ１０為８位加法計數(shù)器，計數(shù)常數(shù)設置為２００．當輸入信號到來時，Ｕ１３的Ｑ端跳變?yōu)楦唠娖�，Ｕ１０開始加計數(shù)；當計數(shù)到２００時，ＣＯＵＴ輸出一脈沖信號，該信號經(jīng)Ｕ１１后對Ｕ１０和Ｕ１３清....

本文編號：3997774